高速電路設計仿真實戰：信號與電源完整性

《高速電路設計仿真實戰：信號與電源完整性》是2019年9月華中科技大學出版社出版的圖書，作者是吳均、周偉、陳德恆。

基本介紹

• 書名：高速電路設計仿真實戰：信號與電源完整性
• 作者：吳均、周偉、陳德恆
• 出版社：華中科技大學出版社
• 出版時間：2019年9月
• 定價：89 元
• 開本：16 開
• 裝幀：平裝
• ISBN：9787568054584

內容簡介

《高速電路設計仿真實戰：信號與電源完整性》致力於用通俗易懂、有趣的語言風格，對SIPI的基礎知識、PCB的層疊與阻抗、DDR與SERDES相關的設計，以及在工作中收集到的問題進行講解，減少深奧的公式推導，增加感性理解，通過直觀的描述和簡單的案例介紹，讓廣大的硬體人員認識到什麼是高速設計，在高速設計中需要做好哪些事情。《高速電路設計仿真實戰：信號與電源完整性》深入淺出，易於理解，工程案例豐富，既適合硬體工程師、硬體相關的研究人員閱讀；也適合高速仿真及測試相關專業領域的工程師、PCB設計工程師、EMC工程師，以及相關專業的學生學習。

圖書目錄

第1章 對的時間做對的事情

1．1 SI、PI概述

1．1．1 高速先生看信號完整性

1．1．2 高速先生看電源完整性

1．1．3 高速領域的現狀及存在的問題

1．1．4 高速先生看設計規則

1．2 什麼是對的時間

1．2．1 信號上升時間與傳播延時

1．2．2 高速串列匯流排

1．3 對的時間，我們要做哪些對的事情

1．3．1 並行匯流排的設計要點

1．3．2 串列匯流排“小時候”

1．3．3 *高的信號速率

1．4 如何面對高速設計的挑戰

第2章 高速設計的基礎知識

2．1 基本概念

2．1．1 時域與頻域

2．1．2 高頻與高速

2．2 S參數

2．2．1 如何描述通道

2．2．2 S參數簡介

2．3 電阻、電容、電感

2．3．1 電阻與阻抗

2．3．2 電容的物理基礎

2．3．3 電感的物理基礎

2．3．4 真實電容與電感的阻抗

2．4 基礎知識的作用

第3章 傳輸線的基本特性

3．1 傳輸線的阻抗與延時

3．1．1 傳輸線概述

3．1．2 信號的傳輸速度與延時

3．1．3 傳輸線零階模型

3．1．4 傳輸線一階模型

3．1．5 阻抗的計算

3．2 傳輸線的損耗

3．2．1 趨膚效應與導體損耗

3．2．2 損耗正切角與介質損耗

3．2．3 傳輸線的二階模型

3．2．4 如何減小損耗

3．2．5 微帶線的損耗

3．2．6 參考電源層

第4章 傳輸線的反射拓撲與端接

4．1 傳輸線的反射

4．1．1 反射原理

4．1．2 反射與時間

4．1．3 頻域中的反射

4．2 拓撲與端接

4．2．1 拓撲結構的種類

4．2．2 T形拓撲結構解析

4．2．3 端接介紹

4．2．4 源端串聯端接

4．2．5 末端並聯端接

4．2．6 戴維南端接與RC端接

4．2．7 Flyby拓撲結構

第5章 串擾從入門到進階

5．1 理解串擾

5．1．1 電磁場的世界觀

5．1．2 理性的串擾

5．2 串擾分析

5．2．1 近端串擾與遠端串擾

5．2．2 串擾的估值

5．2．3 串擾與包地

5．3 差分線

5．3．1 串擾與差分線

5．3．2 差分線的阻抗

5．3．3 模態與傳輸速度

第6章 高速PCB層疊設計基礎

6．1 層疊設計概述

6．1．1 層疊設計與阻抗控制的幾個層次

6．1．2 常規層疊設計需要了解的板材知識

6．2 與層疊設計相關的關鍵要點

6．2．1 信號回流與參考平面

6．2．2 數/模混合設計時“地”的分割

6．2．3 串擾與層疊設計

6．2．4 “地”平面可以隔*串擾嗎？

6．3 層疊設計流程

6．3．1 層數規劃

6．3．2 板材選擇

6．3．3 層疊之阻抗設計

6．3．4 阻抗的其他問題

6．4 層疊規劃案例

6．4．1 6層板層疊及假八層問題

6．4．2 12層板層疊案例

第7章 時序概述與時序設計

7．1 時序概述——故事從等長講起

7．1．1 那些年，我們一起繞過的等長

7．1．2 等長還是等時

7．1．3 關於時序的小故事

7．2 共同時鐘匯流排的時序

7．2．1 時序參數及公式

7．2．2 時序計算案例

7．3 源同步時鐘匯流排的時序

7．4 串列匯流排時代開啟

7．5 等長與等時

7．6 繞線與時序

第8章 DDRx設計與仿真

8．1 DDRx簡介

8．1．1 DDRx的前世與今生

8．1．2 DDRx的關鍵技術介紹

8．2 DDRx布局布線

8．2．1 DDRx布局的那些事

8．2．2 DDRx布線的那些事

8．3 DDRx規範解讀

8．4 DDRx信號質量與時序的關鍵問題

8．4．1 拓撲結構——Flyby拓撲結構或T形拓撲結構

8．4．2 等長與間距

8．4．3 容性負載補償

8．4．4 時鐘信號差分電容

8．5 DDRx仿真與調試案例

第9章 高速串列匯流排設計與仿真

9．1 串列技術介紹

9．1．1 並行與串列

9．1．2 高速串列匯流排重要特徵

9．2 高速串列匯流排布局布線通用要求

9．2．1 高速串列匯流排布局要求

9．2．2 高速串列匯流排通用布線要求

9．3 常見高速串列匯流排介紹

9．3．1 高速串列協定之10GBASE-KKR

9．3．2 高速串列協定之SFP

9．3．3 高速串列協定之100 GBASE-KR4

9．3．4 高速串列協定之CEI-28G-VSR

9．4 高速串列信號最佳化案例

第10章 電源的設計與仿真——直流部分

10．1 電源完整性概述

10．1．1 高壓大電流電源的設計難點

10．1．2 低壓大電流電源的設計難點

10．2 開關電源

10．2．1 開關電源簡介

10．2．2 開關電源和線性電源

10．2．3 開關電源的布局

10．2．4 開關電源的布線

10．3 從直流角度看電源完整性

10．3．1 電源載流能力的重要性

10．3．2 孔銅厚度及面銅電鍍厚度

10．3．3 大孔還是小孔

10．3．4 壓降問題

10．3．5 電源直流設計總結

第11章 電源的設計與仿真——交流部分

11．1 電源交流問題概述

11．1．1 新的電源設計思路

11．1．2 目標阻抗的PDN設計方法

11．1．3 基於PDN的目標阻抗設計法的挑戰

11．2 電容設計

……