信號/電源完整性仿真分析與實踐

本書適合電子設計工程師能夠在很短的時間內，從理論到實踐，系統性地學習複雜高速系統的設計原理，掌握先進的設計技術，從而提高自身的從業技能和素質並提高行業競爭力。

基本介紹

• 書名：信號/電源完整性仿真分析與實踐
• 作者：邵鵬 著
• ISBN：9787121197468
• 頁數：240頁
• 定價：55.00元
• 出版社：電子工業出版社
• 出版時間：2013年4月出版
• 裝幀：平裝
• 開本：16

編輯推薦

1．介紹目前流行的DDR2或DDR3的設計方法和難點，以及如何利用現有的仿真工具完成對DDR系統的仿真和驗證工作。
2．結合HyperLynx的PI工具，詳細講述如何使用HyperLynx進行電源系統仿真的方法和流程，以及前仿和後仿的實施步驟。
3．介紹目前流行的高速差分串列技術背景、信號特點和系統設計難度、仿真方法，以及豐富實踐案例和經驗。

內容提要

電路設計，尤其是現代高速電路系統的設計，是一個隨著電子技術的發展而日新月異的工作，具有很強的趣味性，也具有相當的挑戰性。本書的目的是要使電子系統設計工程師們能夠更好地掌握高速電路系統設計的方法和技巧，跟上行業發展要求。因此，本書由簡到難、由理論到實踐，以設計和仿真實例向讀者講解了信號/電源完整性的相關現象，如何使用EDA工具進行高速電路系統設計，以及利用仿真分析對設計進行指導和驗證。此書的所有實例將在Mentor公司的HyperLynx相關工具中實現。

目錄

第1篇基礎理論篇

第1章高速系統設計簡介 2

1.1 PCB設計技術回顧 2

1.2 什麼是“高速”系統設計 3

1.3 如何應對高速系統設計 8

1.3.1 理論作為指導和基準 9

1.3.2 積累實踐經驗 11

1.3.3 平衡時間與效率 11

1.4 小結 12

第2章高速系統設計理論基礎 14

2.1 微波電磁波簡介 14

2.2 微波傳輸線 16

2.2.1 微波等效電路物理量 17

2.2.2 微波傳輸線等效電路 17

2.3 電磁波傳輸和反射 21

2.4 微波傳輸介質 24

2.4.1 微帶線（Microstrip Line） 25

2.4.2 微帶線的損耗 26

2.4.3 帶狀線（Strip Line）28

2.4.4 同軸線（Coaxial Line） 29

2.4.5 雙絞線（Twist Line） 30

2.4.6 差分傳輸線 30

2.4.7 差分阻抗 33

2.5“阻抗”的困惑 33

2.5.1 阻抗的定義 34

2.5.2 為什麼要考慮阻抗 35

2.5.3 傳輸線的結構和阻抗 35

2.5.4 瞬時阻抗和特徵阻抗 36

2.5.5 特徵阻抗和信號完整性 37

2.5.6 為什麼是50Ω 37

2.6 阻抗的測量 38

2.7“阻抗”的困惑之答案40

2.8 趨膚效應 41

2.9 傳輸線損耗 42

2.10 小結 44

第3章信號/電源完整性 45

3.1 什麼是信號/電源完整性 45

3.2 信號完整性問題的分類 47

3.3 高頻信號傳輸的要素 49

3.4 反射的產生和預防 50

3.4.1 反射的產生 51

3.4.2 反射的消除和預防 55

3.5 串擾的產生和預防 67

3.5.1 串擾的產生 67

3.5.2 串擾的預防與消除 71

3.6 電源完整性分析 73

3.6.1 電源系統的設計目標 74

3.6.2 電源系統的設計方法 76

3.6.3 電容的理解 78

3.6.4 電源系統的分析方法 81

3.6.5 電源建模和仿真算法 82

3.6.6 SSN分析和套用84

3.7 電磁兼容性EMC和電磁干擾EMI 88

3.7.1 EMC/EMI和信號完整性的關係 89

3.7.2 產生EMC/EMI問題的根源 90

3.8 正確認識回流路徑（參考平面） 92

3.8.1 什麼是高頻信號的回流路徑 92

3.8.2 回流路徑的選擇 93

3.8.3 回流路徑的連續一致性 96

3.9 影響信號完整性的其他因素 97

3.10 小結 97

第2篇軟體操作篇

第4章 Mentor高速系統設計工具 100

4.1 Mentor高速系統設計流程 101

4.2 約束編輯系統（Constrain Editor System） 105

4.3 信號/電源完整性分析工具：HyperLynx 109

4.3.1 HyperLynx的工具架構 109

4.3.2 HyperLynx的通用性 113

4.3.3 HyperLynx的易用性 113

4.3.4 HyperLynx的實用性 117

4.3.5 Mentor高速仿真技術的發展趨勢 121

4.4 前仿和後仿 122

4.5 HyperLynx -LineSim使用簡介 124

4.5.1 分析前準備工作 125

4.5.2 建立信號網路 127

4.5.3 設定仿真條件 128

4.5.4 仿真結果和約束設定 131

4.6 HyperLynx-BoardSim使用簡介 132

4.6.1 設計檔案的導入 132

4.6.2 設定仿真條件 133

4.6.3 關鍵網路分析 135

4.6.4 多板聯合仿真 137

4.7 HyperLynx -3DEM簡介 139

4.8 小結 141

第5章高速系統仿真分析和設計方法 142

5.1 高速電路設計流程的實施條件分析 142

5.2 IBIS模型 144

5.2.1 IBIS模型介紹 144

5.2.2 IBIS模型的生成和來源 146

5.2.3 IBIS模型的常見錯誤及檢查方法 152

5.2.4 IBIS檔案介紹 155

5.2.5 如何獲得IBIS模型 159

5.2.6 在HyperLynx中使用IBIS模型 160

5.2.7 在Cadence流程中使用IBIS模型 162

5.2.8 DML模型簡介 163

5.3 仿真分析條件設定 167

5.3.1 Stackup——疊層設定 168

5.3.2 DC Nets——直流電壓設定 168

5.3.3 器件類型和管腳屬性設定 169

5.3.4 SI Models——為器件指定模型 171

5.4 系統設計和（預）布局 173

5.5 使用HyperLynx進行仿真分析 176

5.5.1 拓撲結構抽取 176

5.5.2 在HyperLynx中進行仿真 177

5.6 約束規則生成 183

5.6.1 簡單約束設計——Length/ Delay 183

5.6.2 差分布線約束——Diff Pair 184

5.6.3 網路拓撲約束——Net Scheduling 185

5.7 約束規則的套用 187

5.7.1 層次化約束關係 187

5.7.2 約束規則的映射 189

5.7.3 CES約束管理系統的使用190

5.8 布線後的仿真分析和驗證 191

5.8.1 布線後仿真的必要性 191

5.8.2 布線後仿真流程 192

5.9 電源完整性設計方法和流程 194

5.9.1 確定電源系統的目標阻抗 196

5.9.2 DC Drop——直流壓降分析 197

5.9.3 電源平面諧振點分析 199

5.9.4 VRM去耦作用分析 202

5.9.5 去耦電容的集總式交流特性分析 204

5.9.6 去耦電容的分散式交流特性分析 206

5.9.7 電源噪聲特性分析 207

5.9.8 電源平面模型抽取 209

5.9.9 HyperLynx-PI電源系統設計流程總結 210

5.9.10 創建VRM模型 211

5.9.11 電容的布局和布線 213

5.9.12 合理認識電容的有效去耦半徑 215

5.10 小結 217

第3篇 DDR系統仿真及案例實踐篇

第6章 DDRx系統設計與仿真分析 220

6.1 DDR系統概述 220

6.2 DDR規範解讀 222

6.2.1 DDR規範的DC和AC特性 223

6.2.2 DDR規範的時序要求 225

6.2.3 DDR晶片的電氣特性和時序要求 226

6.2.4 DDR控制器的電氣特性和時序要求 229

6.2.5 DDR刷新和預充電 230

6.3 DDRx匯流排技術發展 233

6.3.1 DDRx信號斜率修正 233

6.3.2 DDRx ODT的配置 236

6.3.3 從DDR2到DDR3 237

6.3.4 DDR3的WriteLeveling 238

6.3.5 DDR2及DDR3的協定變化 239

6.4 DDRx系統仿真分析方法 240

6.4.1 在HyperLynx中仿真DDRx系統 240

6.4.2 仿真結果的分析和解讀 253

6.5 LPDDRx簡介254

第4篇高速串列技術篇

第7章高速串列差分信號設計及仿真分析 258

7.1 高速串列信號簡介 259

7.1.1 數位訊號匯流排時序分析 259

7.1.2 高速串列匯流排 262

7.1.3 Serdes的電路結構 264

7.1.4 Serdes的套用 265

7.2 高速串列信號設計 266

7.2.1 有損傳輸線和信號（預）加重 267

7.2.2 表面粗糙度對傳輸線損耗的影響 270

7.2.3 高頻差分信號的布線和匹配設計 271

7.2.4 過孔的Stub效應 273

7.2.5 連線器信號分布 275

7.2.6 加重和均衡 276

7.2.7 碼間干擾ISI和判決反饋均衡器DFE 278

7.2.8 AC耦合電容 281

7.2.9 回流路徑的連續性 285

7.2.10 高速差分線的布線模式和串擾 286

7.2.11 緊耦合和松耦合 287

7.3 高速串列信號仿真分析 289

7.3.1 系統級仿真 289

7.3.2 S參數（Scattering parameters） 291

7.3.3 互連設計和S參數分析 294

7.3.4 檢驗S參數質量 300

7.3.5 S參數的使用 305

7.3.6 高速差分串列信號的仿真需求 306

7.3.7 IBIS-AMI模型介紹 308

7.3.8 HyperLynx AMI Wizard通道仿真分析 310

7.3.9 6Gbps，12Gbps！然後 313

7.4 抖動（Jitter） 314

7.4.1 認識抖動（Jitter） 315

7.4.2 實時抖動分析 316

7.4.3 抖動各分量的典型特徵 318

第5篇結束與思考篇

第8章實戰後的思考 324

術語和縮略詞 329

內容組織

本書內容由簡到難，由理論到實踐，被劃分為四大部分。

第1篇（第1章到第3章）基礎理論篇

首先回顧了電子系統的設計發展過程，介紹了高速電路系統設計所面臨的問題和挑戰，然後闡述了高速信號的基本理論知識。此部分內容意在提醒讀者在高速電路系統中遇到的新問題，以及解決這些問題所需的理論基礎。這部分加入了筆者對於高速信號的理解和經驗的總結，使得讀者能夠在較短的時間內，初步掌握高速電路設計的難點和設計方向，以及必備的理論基礎知識。

第2篇（第4章到第5章）軟體操作篇

介紹Mentor高速電路設計的工具和流程，也就是在Mentor工具環境中設計高速電路系統，應該遵循怎樣的工作流程，選擇哪些工具來完成各個階段的設計任務，從而實現高速電路設計。

但是，在此提醒讀者的是，這一章的內容，不是對Mentor工具使用手冊的翻譯，而是從一個較高的角度，向讀者說明，要想在Mentor設計環境中實現高速設計，應該掌握Mentor的哪些工具，以及從哪些角度來學習和掌握這些工具。它並不是對Mentor軟體手冊的逐一翻譯。如果讀者需要逐一了解Mentor工具軟體的每一項功能和使用方法，需要去尋找專門介紹工具使用的相關書籍，或者直接向Mentor公司諮詢軟體培訓事宜。

第3篇（第6章）DDR系統仿真及案例實踐篇

此部分是本書的重點之一。在本篇內容中，首先要帶領讀者學習DDR、DDR2和DDR3之間一脈相承的技術發展道路，以及它們之間的區別和它們相應的設計難點。在充分了解DDR技術的基礎上，通過對一個DDR3存儲模組的設計分析，結合第二部分介紹的軟體流程和使用，一步一步地帶領讀者完成整個DDR3系統的仿真和設計工作，使讀者能夠在實際的操作過程中掌握軟體的使用方法，建立高速電路設計的概念和工作方法，希望通過本章的學習，能夠讓讀者在Mentor工具的輔助之下，不再對高速電路設計和複雜協定存有懼怕心理，讓高速電路設計變得輕鬆。

第4篇（第7章）高速串列技術篇

本部分的內容，對正在快速發展並得到廣泛套用的高速串列差分信號的分析與設計技術進行了講解。由於近年來技術的發展，高速差分信號已經普遍套用於各種高速系統中，但是對於5Gbps以上的高速信號完整性的理解，以及和傳統的仿真方法和設計流程的區別，使得5Gbps以上的高速差分系統的設計對於很多企業和工程師來說還是一個障礙。在本篇中，筆者首先介紹了對於高速差分系統進行信號仿真的方法和設計流程，不同於傳統信號的處理方法以及需要重新考慮的因素；然後，結合在此領域的實際設計經驗，給出了具體應對5Gbps以上的高速差分信號仿真方法的實踐技巧，可作為讀者在實際工作中的指導原則。

第5篇（第8章）結束與思考

本部分內容是筆者關於從事高速電路設計的心得和對技術發展的展望。

書中出現這個標記的地方，是提醒讀者注意的閱讀重點，或者實踐經驗與技巧。

前言

兩年前，我出版了一本名為《高速電路系統設計與仿真分析：Cadence實例設計詳解》的書。在該書中講述了如何使用Cadence工具進行高速電路系統設計，以及利用仿真分析對設計進行指導和驗證。此書出版之後，得到了很多讀者積極的回響，同時也得到了很多讀者建設性的反饋。其中有三條意見成為我再版此本書的重要理由：

 在上一版的書中，所介紹的DDR設計技術略顯過時，無論是DDR技術本身，還是設計難度現在都已經不具有挑戰性。在不到一年的時間裡，DDR2技術得到了廣泛套用，基本取代了原來的DDR地位，而且DDR3也越來越多地出現在各種產品中。因此很多讀者反映，希望能夠介紹目前流行的DDR2或DDR3的設計方法和難點，以及如何利用現有的仿真工具完成對DDR系統的仿真和驗證工作。

 對於電源完整性的仿真分析，業界一直停留在“指導”性的階段，沒有可以參照的工程可行的方法。因此，在本書中，結合HyperLynx的PI工具，詳細講述如何使用HyperLynx進行電源系統仿真的方法和流程，以及前仿和後仿的實施步驟。

 隨著高性能系統的發展，幾乎所有的高速數據接口都已經採用差分串列信號體制，正如我上一版書的預計，6Gbps系統已經普遍套用，越來越多的廠商開始在設計中嘗試10Gbps技術。因此，在這本書中，希望介紹目前流行的高速差分串列技術的背景、信號特點和系統設計難度、仿真方法，以及豐富實踐案例和經驗。

誠然，在前一版書出版至今的一年時間之內，DDR2技術已經廣泛套用於電子系統的各個領域，無論是高性能的大型電子系統還是精巧細緻的手持設備。而高速差分信號的套用也從一年前的5Gbps發展到了10Gbps，幾乎成為高速數據接口的唯一形式，成為目前越來越熱的設計話題。也正是因為在如此高的信號頻率下，信號的傳播特徵以及分析方法都完全不同於GHz以下的低頻信號，因此，也確實有必要通過充實本書的內容，把這項技術傳播給大家，讓更多的工程師能夠更快地掌握和套用這項技術。

除了上述再版理由，還有一個來自我自身的動力，就是通過上一版書的出版，以及和讀者的後續交流中發現，國內的SI工程師正逐漸走向成熟，更多的工程師已經不滿足於只是對於某個SI現象和處理方法的討論和學習，他們更渴望得到清晰的理論知識和技術背景，因此在這本書里對一些SI現象的技術背景內容進行了更多的補充。

本書將繼承前一版書的寫作風格，在講解各項技術以及信號/電源完整性的相關現象的同時，儘量以設計和仿真實例向讀者展示所要說明的問題。但是和前一版書所不同的是，此書的所有實例將在Mentor公司的HyperLynx相關工具中實現。這樣做的目的有二：一是因為應廣大讀者的需求，對Mentor用戶群有所傾向；二是，Mentor的HyperLynx工具在高速電路的仿真分析中確實有獨特的優勢。而且，從目前業界發展的狀態和趨勢來看，無論是國際化IT行業領軍的大公司、外企，還是國內企業，已經越來越多地拋棄原來的設計工具和流程，逐漸轉向Mentor的設計環境和工具鏈。由於我本人所具有的一些特殊信息渠道，故已經看到或者感受到這種變化。

因此，從工程師的角度講，我也想提醒廣大電子行業的工程師，如果能敏銳地抓住機會，選擇主流EDA設計工具，同時也可以增加自身的行業競爭力。無論從技術角度還是讀者需求，此次的所有實例，都將基於Mentor的高速設計流程和環境。（關於Mentor的高速設計流程和工具變化以及發展趨勢，將在最後一章對技術發展的展望和心得交流中做比較詳細的介紹。）

邵鵬

2013年2月於北京