ADS信號完整性仿真與實戰

圖書簡介

《ADS信號完整性仿真與實戰》是清華大學出版社出版的一本圖書。

圖書內容

本書主要是以ADS 軟體為依託，結合信號完整性和電源完整性的基礎理論以及實際的案例，完整地 介紹了使用ADS 進行信號完整性以及電源完整性仿真的流程和方法，最終都以實際的案例呈現給讀者， 包括信號完整性和電源完整性的基本概念、ADS 軟體基本架構以及簡單使用、PCB 材料及層疊設計、IBIS 模型、SPICE 模型以及S 參數的套用、阻抗端接匹配仿真、串擾仿真，以及使用專門的工具進行阻抗、過 孔、DDR4、高速串列通道、PCB 信號以及電源完整性的仿真分析等。內容翔實，實用性強。 本書深入淺出結合實際案例的套用講解，非常適合信號完整性以及ADS 仿真入門教程，也可以作為 資深仿真工程師的工具書，還可以作為大學電子、電路、通信、電磁場等專業的教學專業實驗教材。

目 錄

第1 章 信號完整性基本概念 1

1.1 什麼是信號完整性？ . 2

1.1.1 上升時間和下降時間 . 2

1.1.2 占空比 . 3

1.1.3 建立時間 . 3

1.1.4 保持時間 . 4

1.1.5 抖動 . 4

1.1.6 傳輸線 . 5

1.1.7 特性阻抗 . 6

1.1.8 反射 . 6

1.1.9 串擾 . 7

1.1.10 單調性 . 8

1.1.11 過沖/下沖 8

1.1.12 眼圖 . 9

1.1.13 碼間干擾 . 9

1.1.14 誤碼率 . 10

1.1.15 損耗 . 10

1.1.16 趨膚效應 . 11

1.1.17 擴頻時鐘（SSC）. 11

1.2 電源完整性基本概念 . 12

1.3 SI/PI/EMC 的相互關係 13

本章小結. 13

第2 章 ADS 基本概念及使用 14

2.1 是德科技EEsof 軟體簡介 . 15

2.2 ADS 軟體介紹 16

2.2.1 ADS 概述 16

2.2.2 ADS 軟體架構. 16

2.3 ADS 相關的檔案介紹 19

2.4 ADS 相關視窗和選單介紹 19

2.4.1 啟動ADS 19

2.4.2 ADS 主界面 20

2.5 ADS 基礎使用 21

2.5.1 新建或者打開原有工程 . 22

2.5.2 新建原理圖 . 26

2.5.3 新建Layout . 33

2.5.4 新建數據顯示視窗 . 36

本章小結. 41

第3 章 PCB 材料和層疊設計 . 42

3.1PCB材料介紹43

3.1.1銅箔.43

3.1.2介質（半固化片和芯板）.46

3.1.3介電常數和介質損耗角.46

3.1.4PCB材料的分類.48

3.1.5高速板材的特點48

3.2層疊設計.49

3.2.1層疊設計的基本原則.49

3.2.2層疊設計的典型案例.50

3.2.3層疊結構中包含的參數信息.54

3.3如何設定ADS中的層疊.54

3.3.1新建層疊.55

3.3.2編輯材料信息57

3.3.3編輯層疊結構60

3.3.4添加過孔結構類型.62

3.4CILD阻抗計算63

3.4.1CILD（阻抗計算）介紹.63

3.4.2微帶線阻抗計算64

3.4.3參數的掃描.69

3.4.4統計分析.71

3.4.5帶狀線阻抗計算73

3.4.6共面波導線阻抗計算.73

3.4.7自定義傳輸線結構.74

本章小結.76

第4章傳輸線及端接.77

4.1傳輸線78

4.2ADS中的各類傳輸線79

4.2.1理想傳輸線模型80

4.2.2微帶線和帶狀線模型.80

4.2.3多層結構的傳輸線模型.84

4.3損耗與信號完整性.86

4.4阻抗與反射.89

4.4.1傳輸鏈路與阻抗不連續點.89

4.4.2反彈圖.90

4.4.3傳輸線阻抗分析92

4.4.4短樁線的反射93

4.5端接95

4.5.1點對點的傳輸線仿真.95

4.5.2源端端接仿真96

4.5.3並聯端接仿真98

4.5.4戴維寧端接仿真99

4.5.5RC端接仿真.99

本章小結.101

第5章過孔及過孔仿真102

5.1過孔的分類.103

5.2Via的結構103

5.3ViaDesigner.105

5.3.1開啟ViaDesigner106

5.3.2編輯層疊結構107

5.3.3編輯過孔結構110

5.3.4ViaDesigner變數設定118

5.3.5過孔的仿真以及仿真狀態.119

5.3.6查看仿真結果121

5.3.7導出仿真結果和模型.125

5.4過孔的參數掃描仿真.127

5.5ViaDesigner模型在與ADS和EMPro中的套用.131

5.5.1ViaDesigner模型在ADS中的套用.131

5.5.2ViaDesigner模型在EMPro中的套用.133

5.6高速電路中過孔的設計注意事項.134

本章小結.135

第6章串擾案例.136

6.1串擾137

6.2串擾的分類.137

6.2.1近端串擾和遠端串擾.137

6.2.2串擾的仿真.138

6.3ADS參數掃描139

6.4串擾的耦合長度與串擾的關係.140

6.5傳輸線之間的耦合距離與串擾的關係.157

6.5.1傳輸線之間耦合間距與串擾的仿真.157

6.5.2為什麼PCB設計要保證3W.159

6.6激勵源的上升時間與串擾的關係.160

6.7串擾與帶狀線的關係.161

6.7.1微帶線與帶狀線串擾的對比.161

6.7.2高速信號線是布在內層好還是外層.164

6.8傳輸線到參考層的距離與串擾的關係.164

6.9定量分析串擾.167

6.10串擾與S參數以及匯流排要求.168

6.11如何減少電路設計中的串擾.170

本章小結.170

第7章S參數及其仿真套用.171

7.1S參數介紹.172

7.1.1S參數模型簡介172

7.1.2S參數的命名方式以及混合模式173

7.1.3S參數的基本特性.174

7.2檢查/查看S參數.175

7.3S參數仿真.178

7.3.1提取傳輸線的S參數178

7.3.2S參數數據處理以及定義規範模板181

7.4S參數與TDR184

7.4.1編輯TDR公式184

7.4.2Frontpanel的SPTDR工具186

本章小結.187

第8章IBIS與SPICE模型188

8.1IBIS模型簡介189

8.2IBIS模型的基本語法和結構190

8.2.1IBIS的基本語法.190

8.2.2IBIS結構.190

8.2.3IBIS檔案實例.191

8.3ADS中IBIS模型的使用199

8.3.1IBIS模型的套用.199

8.3.2ADS中使用EBD模型206

8.3.3ADS中使用Package模型208

8.4SPICE模型.209

8.4.1ADS中SPICE模型的使用.210

8.4.2寬頻SPICE（BBS）模型生成器.212

8.4.3W-element模型生成215

本章小結.218

第9章HDMI仿真.219

9.1HDMI.220