高速電路信號完整性分析與設計

《高速電路信號完整性分析與設計》是2009年電子工業出版社出版的圖書，作者是陳偉、周鵬。

基本介紹

• 書名：高速電路信號完整性分析與設計
• 作者：陳偉、周鵬
• ISBN：9787121086984
• 定價：39
• 出版社：電子工業出版社
• 出版時間：2009年05月
• 開本：16開

內容簡介

本書較系統、全面、深入地介紹了高速電路信號完整性分析與設計的基本理論、概念、技術和套用。全書共分12章，內容包括：高速信號與高速電路的基本概念、高速信號完整性基本理論、高速邏輯電路分析、高速信號的反射分析、串擾分析、開關噪聲分析、時序分析、EMC分析、電源完整性分析、信號完整性仿真模型分析、高速電路差分線設計以及高速電路仿真設計實例等。本書配有免費電子教學課件。

本書層次結構清晰，內容全面，敘述由淺入深，理論、分析與設計相結合，前後連貫。本書還將當前高速信號環境下通信電子電路設計所面臨的具體問題，結合高速電路設計的基本理論和先進的信號完整性仿真設計與分析工具，對電路設計中所涉及的信號完整性問題進行重點闡述，充分反映了近年來高速電路設計的新理論、新方法、新技術和新套用，可以幫助讀者儘快了解和跟蹤高速電路設計領域的最新發展。

本書可作為高等院校理工科電子科學與技術以及信息與通信類研究生和高年級本科生的教材及參考書，亦可作為從事通信與電子電路設計的工程技術人員學習和掌握高速電路設計與仿真分析的培訓教材和參考書。

目錄

第1章 緒論(1)

1.1 高速數字電路與信號完整性的定義(2)

1.1.1 高速數字電路的定義(2)

1.1.2 信號完整性的定義(4)

1.2 高速數字電路設計研究的內容(5)

1.2.1 高速邏輯電路(5)

1.2.2 信號完整性(6)

1.2.3 電磁兼容(7)

1.2.4 電源完整性(8)

1.2.5 高速仿真模型(8)

1.3 高速數字電路的設計流程(9)

1.3.1 傳統的數字電路設計流程(9)

1.3.2 基於信號完整性分析的高速數字電路設計方法(10)

1.4 高速數字電路仿真設計軟體(11)

1.4.1 Apsim仿真軟體包(11)

1.4.2 Mentor Graphics公司的Hyperlynx仿真軟體(12)

1.4.3 Mentor Graphics公司的ICX3.0仿真軟體(12)

1.4.4 CADENCE公司的SPECCTRAQuest仿真工具(13)

1.4.5 Ansoft公司的Swave仿真工具(13)

1.4.6 Zuken公司的Hot-Stage4工具(13)

1.5 高速數字電路的發展趨勢(14)

第2章 高速信號完整性的基本理論(15)

2.1 基本電磁理論(15)

2.1.1 麥克斯韋方程組(15)

2.1.2 傳輸線理論(16)

2.1.3 匹配理論(20)

2.2 高速電路基礎知識(24)

2.2.1 時間與頻率、時域與頻域(24)

2.2.2 時間和距離(26)

2.2.3 集總系統與分布系統(27)

2.2.4 頻寬與上升時間(27)

2.2.5 四種電抗(30)

2.3 信號完整性的基本概念(30)

本章小結(31)

思考題(32)

第3章 高速邏輯電路分析(33)

3.1 高速TTL電路(33)

3.1.1 三極體的動態開關特性(33)

3.1.2 TTL基本電路的工作原理(34)

3.1.3 高速TTL的實現方式(36)

3.2 高速CMOS電路(39)

3.2.1 MOS管的開關特性(39)

3.2.2 CMOS基本電路(39)

3.2.3 CMOS電路的特性(42)

3.2.4 CMOS積體電路的特點(42)

3.2.5 CMOS電路輸入/輸出信號規則(43)

3.2.6 高速CMOS的實現方式(43)

3.2.7 CMOS電路的改進型(44)

3.2.8 如何選擇TTL和CMOS器件(46)

3.3 ECL電路(46)

3.3.1 ECL器件原理及工作特性(46)

3.3.2 ECL發射極開路輸出結構(50)

3.3.3 ECL電路的工作特點(51)

3.3.4 ECL電路中電容的影響(53)

3.3.5 ECL電路的設計原則(53)

3.3.6 PECL接口電路(55)

3.3.7 LVECL/ PECL/LVPECL電路比較(56)

3.4 LVDS器件與電路(57)

3.4.1 LVDS器件簡介(57)

3.4.2 LVDS器件的工作原理(57)

3.4.3 LVDS電路設計(58)

3.4.4 LVDS的特點(59)

3.4.5 LVDS的套用模式(59)

3.4.6 LVDS系統的設計(59)

3.5 高速邏輯電路使用規則(60)

3.5.1 高速TTL的使用規則(60)

3.5.2 高速CMOS的使用條件(61)

3.5.3 LVDS設計注意的幾個問題(61)

本章小結(62)

思考題(63)

第4章 高速數位訊號的反射分析(64)

4.1 信號反射的機理(64)

4.1.1 反射的基本概念(64)

4.1.2 格線圖和線性負載反射(66)

4.1.3 Bergeron圖和非線性負載反射(67)

4.1.4 欠載傳輸線(68)

4.1.5 過載傳輸線(68)

4.2 產生反射現象的因素(69)

4.2.1 上升時間對反射的影響(70)

4.2.2 串聯傳輸線的反射影響(70)

4.2.3 短分支傳輸線的反射影響(72)

4.2.4 容性分支在傳輸線中間引起的反射影響(72)

4.2.5 拐角和通孔的影響(74)

4.2.6 載重線的反射影響(75)

4.2.7 電感性間斷的影響(76)

4.3 抑制反射的一般方法(79)

4.3.1 單端端接技術(80)

4.3.2 多負載端接技術(84)

本章小結(86)

思考題(86)

第5章 高速信號的串擾分析(87)

5.1 串擾基本知識(87)

5.1.1 串擾的基本概念(87)

5.1.2 串擾的來源(88)

5.1.3 電感矩陣和電容矩陣(88)

5.1.4 均勻傳輸線的串擾(89)

5.2 串擾機理分析(90)

5.2.1 串擾引起的噪聲(90)

5.2.2 容性耦合與感性耦合(93)

5.2.3 近端串擾與遠端串擾(95)

5.2.4 傳輸模式與串擾(97)

5.3 串擾的仿真分析(102)

本章小結(107)

思考題(108)

第6章 高速信號的開關噪聲分析(109)

6.1 同步開關噪聲的概念(109)

6.1.1 SSN噪聲及其影響(109)

6.1.2 地彈效應(111)

6.2 同步開關噪聲分析(112)

6.2.1 同步開關噪聲的理論分析(112)

6.2.2 同步開關噪聲電路分析(115)

6.3 降低開關噪聲的電路設計(118)

6.3.1 去耦電容的使用(119)

6.3.2 驅動電路的設計(122)

6.3.3 晶片封裝(125)

6.4 降低開關噪聲的板級措施(128)

6.4.1 板級抑制SSN措施的基本方法(128)

6.4.2 套用二維PBG結構抑制SSN(130)

6.5 降低開關噪聲的其他措施(132)

本章小結(133)

思考題(134)

第7章 高速信號的時序分析(135)

7.1 時序系統(135)

7.1.1 公共時鐘同步的時序分析(135)

7.1.2 源時鐘同步的時序分析(142)

7.1.3 其他匯流排數據傳輸技術(147)

7.2 時鐘器件(148)

7.2.1 時鐘樹(148)

7.2.2 時鐘緩衝器(151)

7.2.3 時鐘發生器(156)

7.3 時鐘抖動(157)

7.3.1 時鐘抖動的產生(157)

7.3.2 時鐘抖動的套用(159)

7.3.3 時鐘抖動的影響(161)

7.3.4 時鐘抖動的測量(161)

7.3.5 時鐘抖動的診斷和抑制(163)

本章小結(164)

思考題(165)

第8章 高速信號的EMC分析(166)

8.1 電磁兼容中的接地技術(166)

8.1.1 概述(166)

8.1.2 接地的種類(166)

8.1.3 接地方式(167)

8.1.4 模擬電路與數字電路的接地(171)

8.1.5 接地電阻(172)

8.1.6 地線的設計(173)

8.2 電磁兼容中的禁止技術(173)

8.2.1 概述(173)

8.2.2 禁止的分類(174)

8.2.3 電磁禁止的設計(176)

8.2.4 印製電路板中的禁止(177)

8.2.5 禁止的設計原則(178)

8.3 電磁兼容中的濾波技術(178)

8.3.1 概述(178)

8.3.2 濾波器簡介(178)

8.3.3 電磁干擾(EMI)濾波器的基本概念(180)

8.3.4 EMI濾波器的使用方法(182)

8.3.5 兩種常用的EMI濾波器(184)

8.4 PCB中的電磁兼容(186)

本章小結(192)

思考題(193)

第9章 高速信號的電源完整性分析(194)

9.1 電源完整性概述(194)

9.1.1 電源完整性的相關概念(194)

9.1.2 電源噪聲的起因及危害(194)

9.2 電源分配系統設計(196)

9.2.1 電源分配系統的分類(196)

9.2.2 常用的兩種電源分配方案(198)

9.2.3 電源分配系統的阻抗設計(199)

9.2.4 電容在電源分配系統中的套用(201)

9.2.5 電源/地平面對模型分析(205)

9.3 電路板中電源系統設計(209)

9.3.1 疊層對電源分配系統的影響(209)

9.3.2 幾種典型的疊層方案分析(212)

9.3.3 PCB上電源分配系統設計規則(213)

9.3.4 設計實例(215)

本章小結(217)

思考題(218)

第10章 信號完整性仿真分析模型(220)

10.1 Spice仿真模型原理與建模方法(220)

10.1.1 Spice模型概述(220)

10.1.2 Spice的功能和特點(220)

10.1.3 Spice模型的建模方法和不足(221)

10.2 IBIS仿真模型原理與建模方法(222)

10.2.1 IBIS模型概述(222)

10.2.2 IBIS模型的結構(223)

10.2.3 IBIS模型語法(224)

10.2.4 IBIS模型的建立(231)

10.2.5 IBIS模型的驗證方法(235)

10.2.6 IBIS模型與信號完整性分析(240)

本章小結(250)

思考題(250)

第11章 高速電路的差分線設計(252)

11.1 差分線的基本概念(252)

11.1.1 差分信號的定義(252)

11.1.2 差分和共模(253)

11.1.3 奇模和偶模(254)

11.1.4 差分對和差分阻抗(256)

11.2 差分信號的阻抗分析與計算(257)

11.2.1 無耦合時的差分阻抗(257)

11.2.2 耦合時的差分阻抗(258)

11.2.3 返回電流分布對阻抗的影響(262)

11.2.4 差分阻抗的計算(264)

11.3 差分信號設計中存在的問題及其解決方案(268)

11.3.1 差分線的端接(268)

11.3.2 差分信號的錯位與失真(270)

11.3.3 差分線的輻射干擾(272)

11.3.4 干擾線對差分信號的影響(274)

11.3.5 返迴路徑中的間隙(275)

11.3.6 緊密耦合與非緊密耦合的影響(276)

11.3.7 奇模狀態與偶模狀態的影響(277)

11.3.8 PCB中的差分走線原則(280)

本章小結(284)

思考題(285)

第12章 高速電路仿真設計實例(286)

12.1 仿真設計的可行性(286)

12.2 高速光纖收發模組仿真設計與分析(287)

12.2.1 SFP光收發模組的工作原理及設計要求(287)

12.2.2 SFP光收發模組的PCB設計與仿真分析(288)

12.2.3 SFP光收發模組的板級設計要求及板層設定(289)

12.2.4 SPF光收發模組布局的確定及仿真分析(290)

12.2.5 SFP光收發模組布線的仿真分析(291)

12.3 高速誤碼測試系統信號完整性仿真設計(295)

12.3.1 系統組成及工作原理(295)

12.3.2 PCB設計及信號完整性仿真分析(299)

12.4 FPGA實現高速誤碼測試的PCB仿真設計(306)

12.4.1 基於FPGA(FX100)的誤碼儀原理及硬體電路分析(306)

12.4.2 系統PCB設計及信號完整性仿真分析(312)

本章小結(318)

思考題(319)

參考文獻(320)