信號完整性——深入理解高速數字電路設計

內容簡介

本書基於作者從事信號完整性技術研究和工程設計實踐的經驗積累寫作而成，闡述從事高速數字電路設計所必需的信號完整性基礎理論和設計知識，包括相關的基本概念、問題成因、理解分析方法、設計應對措施、技術演進歷程等。主要內容有：信號完整性問題出現的技術背景、傳輸線與阻抗基礎理論、信號的傳輸與回流、反射與端接技術、數字積體電路基礎、信號完整性仿真與模型、時延與時序、電源完整性、高速串列接口技術。本書定位於面向廣大信號完整性初學者的導引入門技術教程，讀者通過本書可快速構建起信號完整性基礎知識體系，掌握信號完整性的基本設計理念。

本書可供從事信號完整性和高速電路相關產品開發設計的工程技術人員（包括電路設計工程師、Layout工程師、SI仿真工程師、電路測試工程師等）作為學習讀物和設計指導手冊，也可作為信號完整性相關專業研究人員和在校學生的參考學習資料。

圖書目錄

第1章信號完整性的由來

1.1引言

1.2邏輯波形和實際波形

1.3頻率提升帶來的改變

1.4信號完整性問題的本質起因

第2章信號與連線

2.1電路實現的實質內容

2.2連線對信號波形的影響

2.3信號的傳輸過程

第3章傳輸線與阻抗

3.1傳輸線的構成

3.2傳輸線阻抗

第4章反射

4.1反射發生的原理

4.2末端端接

4.3反射導致的波形變化

第5章傳輸線建模與設計

5.1傳輸線模型

5.2電感

5.3傳輸線上的電感

5.4均勻傳輸線

5.550Ω的來歷

5.6阻抗與印製電路板疊層

第6章信號電流

6.1表層信號的回流路徑

6.2內層信號的回流路徑

6.3阻抗與信號電流

6.4信號電流與傳輸線阻抗的主次考量

6.5信號電流的路徑選擇性

6.6信號電流的“變化”本質

第7章分散式系統

7.1分散式系統的內涵

7.2傳輸線的“長短”

7.3源端端接

第8章數字積體電路

8.1外觀和內貌

8.2MOS電晶體

8.3CMOS反相器

8.4IV特性曲線

8.5動態特性

8.6從10μm到10nm

第9章仿真與模型

9.1仿真

9.2SPICE模型

9.3IBIS模型的源起

9.4Buffer的含義

9.5IBIS模型詳解——輸出Buffer

信號完整性——深入理解高速數字電路設計

基本介紹

內容簡介

圖書目錄

相關詞條

熱門詞條