電磁兼容與印刷電路板

《電磁兼容與印刷電路板》是2011年3月1日由國防工業出版的圖書，作者是何宏、王雲亮、張志宏。本書介紹了印製電路板的設計原則，印製電路板的電磁兼容設計，印製電路板的接地技術，印製電路板的信號完整性分析等。

基本介紹

• 中文名：電磁兼容與印刷電路板
• 作 者：何宏 王雲亮 張志宏
• 出版社：國防工業
• 出版時間：2011-03-01

內容簡介

這本《電磁兼容與印製電路板》是天津市科協自然科學學術專著基金資助出版，全書共分7章。

本書是天津市科協自然科學學術專著基金資助出版，全書共分7章：第1章給出了電磁兼容的基本概念和原理並用周期性函式的傅立葉變換和非周期性干擾信號的頻譜分析對電磁干擾(騷擾)進行數學描述；第2章詳細闡述印製電路板設計原則，包括印製電路板的設計流程、印製電路板的散熱設計、印製電路板的可測試性設計；第3章介紹了印製電路板PCB的電磁兼容設計，分析了有源器件敏感度特性、發射特性和線路板上的電磁騷擾輻射，給出了多層印製電路板的疊層設計方法，討論了磁通量最小化、鏡像平面與區分法；第4章給出了印製電路板PCB的接地設計方法和接地設計原則；第5章介紹了印製電路板設計中的信號完整性，包括傳輸線及干擾分析，信號完整性的主要因素，信號完整性分析模型和信號完整性設計。電源完整性分析。第6章介紹了印製電路板PCB設計中的靜電放電防護；第7章主要討論如何用Protel

DXP對印製電路板進行設計的設計方法。

出版信息

I S B N ：9787118069006

作 者：何宏 王雲亮 張志宏

出 版 社：國防工業

出版時間：2011-03-01

版 次：初版

開 本：小16開

目錄

第1章 電磁兼容技術概述

1.1 電磁兼容概述

1.1.1 電磁兼容的含義

1.1.2 電磁干擾的三要素

1.1.3 電磁干擾(騷擾)源的分類

1.1.4 電磁干擾(騷擾)源的時間、空間、頻譜特性

1.1.5 電磁兼容性分析與設計方法

1.1.6 電磁兼容性研究的基本內容

1.2 電磁兼容技術術語

1.2.1 一般術語

1.2.2 干擾術語

1.2.3 發射術語

1.2.4 電磁兼容性能術語

1.3 電磁干擾(騷擾)的數學描述方法

1.3.1 周期性函式的傅立葉變換

1.3.2 非周期性干擾信號的頻譜分析

1.3.3 脈衝信號的傅立葉積分

1.3.4 脈衝信號的快速時頻域轉換

第2章 印製電路板的設計原則

2.1 印製電路板的加工流程

2.2 印製電路板的設計流程

2.2.1 印製電路板的總體設計流程

2.2.2 原理圖的設計流程

2.2.3 電路板的設計流程

2.3 印製電路板的基本設計原則

2.3.1 印製電路板的抗干擾設計原則

2.3.2 印製電路板的抗振設計原則

2.3.3 印製電路板的熱設計原則

2.3.4 印製電路板的可測試性設計原則

第3章 印製電路板的電磁兼容設計

3.1 有源器件敏感度特性和發射特性

3.1.1 電磁敏感度特性

3.1.2 電磁騷擾發射特性

3.1.3 △I噪聲電流和瞬態負載電流

3.2 電路板上的電磁騷擾輻射

3.2.1 差模輻射

3.2.2 共模輻射

3.3 印製電路板的疊層設計

3.3.1 單面印製電路板的設計

3.3.2 雙面印製電路板的設計

3.3.3 單面印製電路板和雙面印製電路板幾種地線的分析

3.3.4 多層印製電路板的設計

3.4 磁通量最小化、鏡像平面與區分法

3.4.1 磁通量最小化

3.4.2 鏡像平面

3.4.3 分區法

3.5 表面安裝技術

3.5.1 表面安裝技術的特點

3.5.2 SMT設備的發展

3.5.3 SMT封裝元器件及工藝材料的發展

第4章 印製電路板的接地技術

4.1 電子設備接地的目的

4.2 接地系統

4.2.1 懸浮地

4.2.2 單點接地

4.2.3 多點接地

4.2.4 混合接地

4.2.5 大系統接

4.3 安全地線

4.3.1 設定安全地線的意義

4.3.2 設定安全接地的方法

4.3.3 接地裝置

4.4 地線中的干擾

4.4.1 地阻抗干擾

4.4.2 地環路干擾

4.4.3 地線中的等效干擾電動勢

4.5 低阻抗地線的設計

4.5.1 導體的射頻電阻

4.5.2 導體的電感

4.5.3 實心接地平面的阻抗

4.5.4 低阻抗電源饋線

4.6 阻隔地環路干擾的措施

4.6.1 變壓器耦合

4.6.2 縱向扼流圈(中和變壓器)傳輸信號

4.6.3 電路單元間用同軸電纜傳輸信號

4.6.4 光耦合器

4.6.5 光纜傳輸信號

4.6.6 用差分放大器減小地電位差引起的干擾

4.7 禁止電纜的接地

4.7.1 禁止層接地產生的電場禁止

4.7.2 禁止層接地產生的磁場禁止

4.7.3 地環路對禁止的影響

4.8 附加實例

第5章 印製電路板的信號完整性分析

5.1 信號完整性概述

5.2 傳輸線及干擾分析

5.2.1 傳輸線的信號傳輸特徵

5.2.2 雙導線傳輸線

5.2.3 干擾源位於傳輸線任意位置時沿線電壓、電流的分布

5.2.4 多導體傳輸線

5.2.5 導線間的串擾

5.3 影響信號完整性的主要因素

5.4 信號完整性分析模型

5.4.1 IBIS模型

5.4.2 SPICE模型

5.4.3 IMIC模型

5.4.4 Verilog-AMS模型和VHDL-AMS模型

5.4.5 S1分析模型的選用

5.5 印製電路板終端匹配的方法

5.5.1 串聯終端

5.5.2 並聯終端

5.5.3 戴維寧終端

5.5.4 RC網路終端

5.5.5 二極體網路終端

5.6 電源完整性分析

5.6.1 電源完整性分析概述

5.6.2 同步開關噪聲的分析

5.6.3 電源分配設計

5.7 信號完整性設計工具介紹

5.7.1 APSIM軟體

5.7.2 SPECCTRAQuest軟體

5.7.3 ICX3.0軟體

5.7.4 Slwave軟體

5.7.5 Hot-Stage 4軟體

5.7.6 SIA3000信號完整性測試儀

第6章 印製電路板設計中的靜電放電防護

6.1 靜電放電

6.2 靜電放電的防護

6.2.1 器件的防護

6.2.2 整機產品的防護

6.2.3 印製電路板抗靜電放電的措施

第7章 印製電路板設計系統——Protel DXP

7.1 Protel DXP概述

7.1.1 Protel的發展歷史

7.1.2 Protel DXP的組成

7.1.3 Protel DXP的主要特點

7.1.4 Protel DXP的基本操作界面

7.2 原理圖設計

7.2.1 創建原理圖檔案

7.2.2 裝載元件庫

7.2.3 放置元件並布局

7.2.4 原理圖的布線工具

7.2.5 原理圖的繪圖工具

7.2.6 原理圖的ERC

7.2.7 原理圖的報表生成

7.3 印製電路板設計

7.3.1 新建印製電路板檔案

7.3.2 添加元件封裝庫網路

7.3.3 元件自動布局

7.3.4 元件手工布局

7.3.5 印製電路板自動布線

7.3.6 印製電路板手工布線

7.3.7 印製電路板的DRC和報表生成

附錄A 電磁兼容國家標準

附錄B 部分電磁兼容國際標準

附錄C 電磁干擾(騷擾)源的頻譜

參考文獻