門陣列設計技術

門陣列設計技術是20世紀80年代初興起的一種專用積體電路（ASIC）快速自動化設計技術。門陣列的內部電路是由特定結構基本單元版圖組成的陣列結構。其邏輯單元電路是由基本單元版圖完成布線來實現，並構成邏輯單元庫。電路邏輯必須由單元庫的基本邏輯來實現。通過自動布局和布線完成版圖的自動化設計。

基本介紹

• 中文名：門陣列設計技術
• 外文名：design technology for array
• 學科：航空工程
• 領域：工程技術

簡介

門陣列設計技術是20世紀80年代初興起的一種專用集成電路（ASIC）快速自動化設計技術。

原理

門陣列的內部電路是由特定結構基本單元版圖組成的陣列結構。其邏輯單元電路是由基本單元版圖完成布線來實現，並構成邏輯單元庫。電路邏輯必須由單元庫的基本邏輯來實現。通過自動布局和布線完成版圖的自動化設計。

特點

內部陣列結構四周由特定的輸入或輸出(I/O)單元版圖構成陣列。在這特定I/O單元版圖上，通過布線構成不同功能的(I/O)單元，形成I/O單元庫。最大的(I/O)連線埠數由陣列到四周所能布下的基本I/O單元數來決定。

分類

根據陣列布線特點不同，門陣列可分為有布線通道門陣列和無布線通道門陣列(門海)兩種結構。通道門陣列適應於2層以下的金屬布線，而門海適用3層以上的金屬布線技術，且門海的單元利用率高。未布線的陣列結構稱為母片，它可以按照其規模大小設計成系列化，用於滿足不同規模電路的要求。母片在工藝上是事先加工好，不同的邏輯電路只改變其布線就可以實現。

套用

門陣列設計技術具有電路開發周期短，成本低，適合多品種、小批量的專用積體電路。隨著設計技術的發展，又發展成嵌入模組式門陣列，即在門陣列結構中嵌入隨機存儲器模組、固定存儲器模組、甚至某些IP核模組等。