本書涵蓋數字積體電路和專用積體電路設計的基本流程和主要設計方法，共8章，主要內容包括：積體電路發展趨勢及專用積體電路基本設計方法、積體電路工藝基礎及版圖、MOS電晶體與電路設計基礎、CMOS數字積體電路常用基本電路、半定製電路設計、全定製電路設計、積體電路的測試技術、積體電路的模擬與驗證技術等，每章後附習題與思考題。提供電子課件和習題參考答案。
基本介紹
- 書名：專用積體電路設計
- 作者：朱恩,胡慶生
- ISBN：9787121261923
- 出版社：電子工業出版社
- 出版時間：2015-09-01
圖書內容,目 錄,
圖書內容
本書涵蓋數字積體電路和專用積體電路設計的基本流程和主要設計方法，共8章，主要內容包括：積體電路發展趨勢及專用積體電路基本設計方法、積體電路工藝基礎及版圖、MOS電晶體與電路設計基礎、CMOS數字積體電路常用基本電路、半定製電路設計、全定製電路設計、積體電路的測試技術、積體電路的模擬與驗證技術等，每章後附習題與思考題。提供電子課件和習題參考答案。
目 錄
第1章 概論 1
1.1 積體電路工藝發展趨勢 1
1.1.1 特徵尺寸的發展 1
1.1.2 晶圓尺寸 2
1.1.3 銅導線 3
1.1.4 新型器件不斷湧現 3
1.1.5 新材料新工藝的不斷套用 4
1.2 專用積體電路基本設計方法 5
1.3 ASIC設計涉及的主要問題 6
1.3.1 設計過程集成化和自動化 6
1.3.2 可測試性設計問題 7
1.3.3 成本問題 7
習題 7
第2章 積體電路工藝基礎及版圖 8
2.1 引言 8
2.2 積體電路製造基礎 8
2.2.1 氧化工藝 9
2.2.2 光刻工藝 9
2.2.3 摻雜工藝 10
2.2.4 金屬化工藝 11
2.3 CMOS電路加工工藝 12
2.4 設計規則與工藝參數 20
2.4.1 設計規則的內容與作用 20
2.4.2 設計規則的描述 21
2.5 電學參數 27
2.5.1 分布電阻 27
2.5.2 分布電容 29
習題 32
第3章 MOS電晶體與電路設計基礎 34
3.1 MOS電晶體的基本模型 34
3.1.1 NMOS管的I～V特性 34
3.1.2 PMOS管的I～V特性 36
3.2 CMOS反相器直流特性 37
3.3 信號傳輸延遲 39
3.3.1 CMOS反相器的延遲時間 39
3.3.2 連線延遲 44
3.3.3 電路扇出延遲 45
3.3.4 大電容負載驅動電路 47
3.4 功耗 52
3.4.1 金屬導線寬度的確定 53
3.4.2 CMOS功耗 53
習題 55
第4章 CMOS數字積體電路常用基本電路 57
4.1 組合邏輯 57
4.1.1 CMOS組合邏輯的一般結構 57
4.1.2 CMOS組合邏輯的幾種基本門 59
4.1.3 CMOS傳輸門 64
4.2 時序邏輯 68
4.3 動態邏輯電路 70
4.3.1 動態存儲電路 70
4.3.2 簡單移位暫存器 72
4.3.3 預充電邏輯 75
4.3.4 多米諾CMOS邏輯 78
4.3.5 多米諾CMOS邏輯的改進電路——TSPC邏輯電路 81
4.4 存儲電路 84
習題 86
第5章 半定製電路設計 88
5.1 引言 88
5.2 門陣列設計 90
5.2.1 門陣列母片結構 91
5.2.2 門陣列基樣元的 92
5.3 標準單元設計 93
5.3.1 標準單元庫 94
5.3.2 標準單元設計流程 94
5.3.3 標準單元設計中的EDA工具 95
5.4 可程式邏輯器件設計 96
5.4.1 可程式器件的編程原理 97
5.4.2 典型的PLD器件 98
5.5 FPGA設計 105
5.5.1 Xilinx FPGA的結構和工作原理 106
5.5.2 Xilinx FPGA的設計流程 111
習題 112
第6章 全定製電路設計 114
6.1 全定製電路設計與半定製電路設計的主要區別 114
6.2 全定製電路的結構化設計特徵 115
6.2.1 層次性 115
6.2.2 模組性 116
6.2.3 規則性 117
6.2.4 局部性 117
6.2.5 手工參與 118
6.3 全定製電路的陣列邏輯設計形式 118
6.3.1 Weinberger陣列結構與柵列陣版圖 119
6.3.2 存儲器結構 120
6.4 全定製電路設計舉例——加法器設計 129
6.4.1 單位加法器 129
6.4.2 多位加法器 130
6.5 單元在全定製設計中的作用與單元設計 132
習題 133
第7章 積體電路的測試技術 134
7.1 測試的重要性和基本方法 134
7.2 故障模型 135
7.2.1 固定型故障 136
7.2.2 短路和開路故障 136
7.2.3 橋接故障 137
7.2.4 存儲器故障 137
7.2.5 其他類型故障 137
7.3 測試向量生成 138
7.4 可測性設計 141
7.4.1 掃描路徑法 142
7.4.2 內建自測試（BIST） 145
7.4.3 邊界掃描測試 147
習題 151
第8章 積體電路的模擬與驗證技術 153
8.1 設計模擬與驗證的意義 153
8.2 電路模擬 154
8.3 邏輯模擬與時序模擬 160
8.3.1 邏輯模擬 160
8.3.2 時序模擬 160
8.3.3 建立時間與保持時間 161
8.3.4 時鐘周期 162
8.4 定時分析 163
8.4.1 定時分析原理 163
8.4.2 定時分析舉例 165
8.5 電路驗證 166
8.5.1 版圖驗證系統的發展 167
8.5.2 幾何圖形運算 168
8.5.3 設計規則檢查（DRC） 169
8.5.4 電路網表提取（NPE） 171
8.5.5 版圖參數提取方法 172
8.5.6 電學規則檢查（ERC） 175
8.5.7 版圖與原理圖一致性檢查 175
8.5.8 邏輯提取 178
8.5.9 深亞微米版圖的物理驗證 179
8.6 邏輯綜合技術 180
8.6.1 邏輯綜合的原理 182
8.6.2 邏輯綜合流程 182
習題 184
參考文獻 185
