《納米積體電路製造工藝》共分19章，涵蓋先進積體電路工藝的發展史，積體電路製造流程、介電薄膜、金屬化、光刻、刻蝕、表面清潔與濕法刻蝕、摻雜、化學機械平坦化，器件參數與工藝相關性，DFM（Design ；for ；Manufacturing），積體電路檢測與分析、積體電路的可靠性，生產控制，良率提升，晶片測試與晶片封裝等項目和課題。國內從事半導體產業的科研工作者、技術工作者和研究生可使用《納米積體電路製造工藝》作為教科書或參考資料。
基本介紹
- 書名：納米積體電路製造工藝
- 作者：張汝京 等
- 出版社：清華大學出版社
- 頁數：433頁
- 開本：16
- 外文名：Nanoscale Integrated Circuits--The Manufacturing Process
- 類型：科技
- 出版日期：2014年7月1日
- 語種：簡體中文
- ISBN：7302360278
基本介紹,內容簡介,作者簡介,圖書目錄,
基本介紹
內容簡介
《納米積體電路製造工藝》由清華大學出版社出版。
作者簡介
張汝京，異瑞光電科技（上海）有限公司董事長兼執行長，西安神光安瑞光電有限公司執行長兼總經理，是國內屈指可數的LED全產業鏈垂直整合的先導者和領軍人物。畢業於台灣大學機械工程學系，於紐約州立大學取得工程學碩士學位並於美國南方衛理公會大學取得電子工程博士學位。曾在美國德州儀器公司工作20年，為該公司在美國、日本等地建立和管理多座半導體工廠。後任台灣世大積體電路公司（WSMC）總裁。2000年，回國創辦中芯國際積體電路製造有限公司，運用其超過30年的半導體晶片研發和製造經驗將先進的半導體技術帶回了祖國，中國人從此有了中國“芯”。2005年，榮獲中華人民共和國國務院頒發的國際科學技術合作獎；2006年榮獲中國半導體業領導體業領軍人物稱號。
圖書目錄
第1章半導體器件
1.1 N型半導體和P型半導體
1.2二極體
1.3金屬氧化物半導體場效電晶體
1.4電容和電感
第2章積體電路製造工藝發展趨勢
2.1引言
2.2橫向微縮所推動的工藝發展趨勢
2.2.1光刻技術
2.2.2溝槽填充技術
2.2.3互連層RC延遲的降低
2.3縱向微縮所推動的工藝發展趨勢
2.3.1等效柵氧厚度的微縮
2.3.2源漏工程
2.3.3自對準矽化物工藝
2.4彌補幾何微縮的等效擴充
2.4.1高k金屬柵
2.4.2載流子遷移率提高技術
2.5展望
參考文獻
第3章CMOS邏輯電路及存儲器製造流程
3.1邏輯技術及工藝流程
3.1.1引言
3.1.2 CMOS工藝流程
3.2存儲器技術和製造工藝
3.2.1概述
3.2.2 DRAM和eDRAM
3.2.3快閃記憶體
3.2.4 FeRAM
3.2.5 PCRAM
3.2.6 RRAM
3.2.7 MRAM
參考文獻
第4章 電介質薄膜沉積工藝
4.1前言
4.2氧化膜/氮化膜工藝
4.3柵極電介質薄膜
4.3.1 柵極氧化介電層—氮氧化矽（SiOxNy）
4.3.2高k柵極介質
4.4半導體絕緣介質的填充
4.4.1高密度電漿化學氣相沉積工藝
4.4.2 O3—TEOS的亞常壓化學氣相沉積工藝
4.5超低介電常數薄膜
4.5.1前言
4.5.2 RC delay對器件運算速度的影響
4.5.3k為2.7～3.0的低介電常數材料
4.5.4k為2.5的超低介電常數材料
4.5.5 Etching stop layer and copper barrier介電常數材料
參考文獻
第5章應力工程
5.1簡介
5.2源漏區嵌人技術
5.2.1嵌入式鍺矽工藝
5.2.2嵌入式碳矽工藝
5.3應力記憶技術
5.3.1 SMT技術的分類
5.3.2 SMT的工藝流程
5.3.3 SMT氮化矽工藝介紹及其發展
5.4雙極應力刻蝕阻擋層
5.5應力效應提升技術
參考文獻
第6章金屬薄膜沉積工藝及金屬化
6.1金屬柵
6.1.1金屬柵極的使用
6.1.2金屬柵材料性能的要求
6.2自對準矽化物
……
第7章光刻技術
第8章乾法刻蝕
第9章 積體電路製造中的污染和清洗技術
第10章超淺結技術
第11章化學機械平坦化
第12章器件參數和工藝相關性
第13章可製造性設計
第14章半導體器件失效分析
第15章積體電路可靠性介紹
第16章積體電路測量
第17章 良率改善
第18章測試工程
第19章晶片封裝
參考文獻
1.1 N型半導體和P型半導體
1.2二極體
1.3金屬氧化物半導體場效電晶體
1.4電容和電感
第2章積體電路製造工藝發展趨勢
2.1引言
2.2橫向微縮所推動的工藝發展趨勢
2.2.1光刻技術
2.2.2溝槽填充技術
2.2.3互連層RC延遲的降低
2.3縱向微縮所推動的工藝發展趨勢
2.3.1等效柵氧厚度的微縮
2.3.2源漏工程
2.3.3自對準矽化物工藝
2.4彌補幾何微縮的等效擴充
2.4.1高k金屬柵
2.4.2載流子遷移率提高技術
2.5展望
參考文獻
第3章CMOS邏輯電路及存儲器製造流程
3.1邏輯技術及工藝流程
3.1.1引言
3.1.2 CMOS工藝流程
3.2存儲器技術和製造工藝
3.2.1概述
3.2.2 DRAM和eDRAM
3.2.3快閃記憶體
3.2.4 FeRAM
3.2.5 PCRAM
3.2.6 RRAM
3.2.7 MRAM
參考文獻
第4章 電介質薄膜沉積工藝
4.1前言
4.2氧化膜/氮化膜工藝
4.3柵極電介質薄膜
4.3.1 柵極氧化介電層—氮氧化矽（SiOxNy）
4.3.2高k柵極介質
4.4半導體絕緣介質的填充
4.4.1高密度電漿化學氣相沉積工藝
4.4.2 O3—TEOS的亞常壓化學氣相沉積工藝
4.5超低介電常數薄膜
4.5.1前言
4.5.2 RC delay對器件運算速度的影響
4.5.3k為2.7～3.0的低介電常數材料
4.5.4k為2.5的超低介電常數材料
4.5.5 Etching stop layer and copper barrier介電常數材料
參考文獻
第5章應力工程
5.1簡介
5.2源漏區嵌人技術
5.2.1嵌入式鍺矽工藝
5.2.2嵌入式碳矽工藝
5.3應力記憶技術
5.3.1 SMT技術的分類
5.3.2 SMT的工藝流程
5.3.3 SMT氮化矽工藝介紹及其發展
5.4雙極應力刻蝕阻擋層
5.5應力效應提升技術
參考文獻
第6章金屬薄膜沉積工藝及金屬化
6.1金屬柵
6.1.1金屬柵極的使用
6.1.2金屬柵材料性能的要求
6.2自對準矽化物
……
第7章光刻技術
第8章乾法刻蝕
第9章 積體電路製造中的污染和清洗技術
第10章超淺結技術
第11章化學機械平坦化
第12章器件參數和工藝相關性
第13章可製造性設計
第14章半導體器件失效分析
第15章積體電路可靠性介紹
第16章積體電路測量
第17章 良率改善
第18章測試工程
第19章晶片封裝
參考文獻
