Verisity實施驗證過程包括自動化解決方案戰略，測試與測量。Verisity同時還發布了一種針對“e”語言代碼的靜態分析工具-eAnalyzer。Verisity公司的方法稱為系統驗證方法(System Verification Methodology，sVM)，是以公司先前發布的eRM(e Reuse Methodology，e復用方法)為基礎構建的。
基本介紹
- 中文名：系統驗證方法
- 外文名：System Verification Methodology
- 基礎：e Reuse Methodology
- 公司：Verisity
- 研究內容：計算機、SoC
- 套用：基於時態邏輯的系統驗證方法
概述,研究方法,計算機系統驗證方法,SoC系統驗證方法,套用,
概述
Verisity實施驗證過程自動化解決方案戰略-測試與測量-電子工程專輯 erisity同時還發布了一種針對“e”語言代碼的靜態分析工具-eAnalyzer。Verisity公司的方法稱為系統驗證方法(System Verification Methodology，sVM)，是以公司先前發布的eRM(e Reuse Methodology，e復用方法)為基礎構建的。
研究方法
計算機系統驗證方法
計算機系統驗證問題已經成為目前我國製藥行業的自動化與信息化發展的最大阻力，探索如何真正理解GAMP的理論和概念，根據不同的計算機系統的特點和要求，分門別類建立對各類計算機系統進行真正科學、合理的驗證模式或標準，已是我國醫藥工業自動化、信息化工作和藥品質量管理工作的一個關鍵性課題。
計算機系統驗證並不只是IQ，OQ， PO，計算機系統驗證可分為六個階段：
- Definition
- Design
- Development and Testing
- Commissioning
- Qualification
- Ongoing Monitoring
每個階段都有相對應的文檔和執行工作
SoC系統驗證方法
在一個SoC系統設計周期中,系統驗證時間所占的比例越來越大,這就要求驗證工作要提高效率。提高驗證工作效率有兩個途徑:一是開發新的高效的驗證技術;二是在現有驗證技術基礎上通過最佳化驗證方法提高驗證效率。本文首先討論了SoC系統驗證工作中主流的驗證技術,然後提出基於驗證計畫的SoC系統驗證方法,該方法主要通過最佳化驗證方法的途徑提高驗證效率。文中給出了科學驗證計畫的內容及完成一個驗證計畫的步驟,指出完成一個項目的驗證工作也就是按步驟完成一個規整的、可執行的驗證計畫的過程。
套用
一種基於時態邏輯的有限狀態系統驗證方法
基於時態邏輯的有限狀態系統驗證方法——LPTL ( Linear Proposition Temporal Logic)與自動機之間有著緊密的聯繫 ,結合 LPTL語義和語法 ,提出一種從 LPTL公式導出 Büchi自動機的方法。導出的 Büchi自動機所接受的語言準確地表達了 LPTL公式所描述的特性。從而把由 LPTL公式描述的系統設計規範的驗證問題轉換成檢驗 Büchi自動機的包含問題。
