積體電路版圖

積體電路版圖，是真實積體電路物理情況的平面幾何形狀描述。

基本介紹

• 中文名：積體電路版圖
• 性質：科學術語

特徵

積體電路版圖是積體電路設計中最底層步驟物理設計的成果。物理設計通過布局、布線技術將邏輯綜合的成果轉換成物理版圖檔案。

主要構成

該檔案包含了各硬體單元在晶片上的形狀、面積和位置信息。