《積體電路版圖設計項目化教程（第2版）》是2020年3月電子工業出版社出版的圖書，作者是居水榮、劉錫鋒。
基本介紹
- 書名：積體電路版圖設計項目化教程（第2版）
- 作者：居水榮、劉錫鋒
- ISBN：9787121378577
- 頁數：244頁
- 定價：55元
- 出版社：電子工業出版社
- 出版時間：2020年3月
- 開本：16開
內容簡介,圖書目錄,
內容簡介
本書按照職業教育新的教學改革要求，根據微電子行業崗位技能的實際需要，以“積體電路版圖設計”這一工作任務為主線，結合編者多年的企業與教學經驗，以及本課程項目化內容改革成果進行修訂編寫。本書分3個模組進行介紹，模組1主要介紹積體電路版圖設計基礎，包括積體電路版捉幾跨圖設計分類、方法與工具、UNIX/Linux作業系統及虛擬機的使用，積體電路設計軟體基本操作，常用元器件的版圖等；模組2介紹CMOS基本邏輯門、CMOS複合邏輯門、CMOS D觸發器的版圖設計與驗證，標準單元版圖設計基礎等；模組3以行業內恥和榆典型的數模混合積體電路——D508為例炒體，詳細介紹CMOS積體電路設計項目準備、模擬電路的全定製版圖設計、數字標準單元的設計、基於標準單元的布局布線等。在以上介紹過程中突出項目化的概念，包含項目設計過程中遇到的技術問題、解決方法和經驗總結等；舉例說明實施項目化版圖設計教學或產品設計所需要構建的軟硬體系統等實用性內容；列出設計過程所用的各種數據，以及如何進行這些數據的保存、完成版圖設計後如何進行數據處理等。
本書為全國高等職業本專科院校相應課程的教材，也可作為開放大學、成人教育、自學考試、中職學校、培訓班的教材，以及殃宙試墊微電子工程技術人員的參考工具書。
本書提供免費的電子教學課件、習題參考答案等，詳見前言。
圖書目錄
第1章 積體電路及版圖設計概念、方法與工具 1
1.1 積體電路的製造和設計概念 2
1.1.1 積體電路的概念與產品 2
1.1.2 積體電路的製造流程 3
1.1.3 積體電路的設計要求 4
1.1.4 積體電路的設計流程 5
1.1.5 積體電路設計的分類 5
1.2 積體電路版圖設計的概念和方法 6
1.3 積體電路版圖設計工具 8
1.3.1 積體電路版圖的識別 8
1.3.2 積體電路版圖分析軟體 9
1.3.3 全定製版圖設計軟體 9
1.3.4 標準單元版圖設計軟體 9
1.3.5 版圖驗證及工具 10
思考與練習題1 11
第2章 UNIX/Linux作業系統和虛擬機的使用 12
2.1 積體電路設計的環境 13
2.1.1 工作站與PC 13
2.1.2 UNIX與Linux系統 13
2.2 常用積體電路設計系統 15
2.2.1 使店歸擊用工作站伺服器上的Linux版本軟體 15
2.2.2 使用PC服姜懂滲務器上的軟體 17
2.3 虛擬機系統 17
2.3.1 虛擬機的啟動和關閉 18
2.3.2 PC本機數據和虛擬機之間的數據傳遞 19
2.4 Linux常用命令和編輯工具 22
2.4.1 Linux常用命令 22
2.4.2 文本編輯器 22
思考與練習題2 24
第3章 積體電路設計軟體基本操作 25
3.1 Cadence軟體的啟動及設定 26
3.1.1 啟動Cadence軟體 26
3.1.2 啟動設定 27
3.2 庫檔案的建立 28
3.2.1 庫和庫檔案 28
3.2.2 建立庫的兩種方法 29
3.3 Library管理和報警處理 30
思考與練習題3 34
第4章 常見多姜陵察元器件的版圖 38
4.1 電阻版圖 36
4.1.1 積體電路中電阻的計算與繪製 36
4.1.2 版圖中電阻的分類 37
4.2 電容版圖 39
4.2.1 積體電路中電容的測算 39
4.2.2 MOS積體電路中常用的電容 41
4.3 二極體、三極體版圖 42
4.3.1 二極體版圖 42
4.3.2 三極體版圖 43
4.4 MOS場效應管的結構和版圖 44
4.4.1 MOS場效應管的結構 44
4.4.2 MOS場效應管版圖 44
思考與練習題4 45
第5章 CMOS基本邏輯門的版圖設計與驗證 46
5.1 基本邏輯門schematic電路設計 47
5.1.1 基本邏輯門的工作原理 47
5.1.2 基本邏輯門的電路圖繪製 49
5.2 CMOS反相器版圖繪製 53
5.2.1 版圖的設計規則 53
5.2.2 建立版圖檔案 55
5.2.3 繪製版圖 56
5.3 反相器版圖提取及物理驗證 62
5.3.1 版圖設計規則驗證DRC 62
5.3.2 版圖提取EXT 65
5.3.3 電路版圖對比LVS 66
5.4 CMOS與非門版圖繪製 68
5.4.1 設計單元庫的建立 68
5.4.2 元器件的擺放和布局布線 69
5.5 與非門版圖物理驗證 71
5.5.1 與非門版圖DRC驗證 71
5.5.2 與非門版圖的提取與LVS 72
5.5.3 版圖中標籤與Pin連線埠的添加 73
5.5.4 利用LVS驗證工具分析版圖網表 76
5.6 CMOS或非門版圖繪製 77
思考與練習題5 78
第6章 CMOS複合邏輯門的版圖設計與驗證 79
6.1 CMOS複合邏輯門的電路設計 80
6.1.1 三端和四端MOS器件 80
6.1.2 複合邏輯門的初步設計 81
6.1.3 複合邏輯門的最佳化設計 82
6.2 CMOS複合邏輯門的版圖繪製 83
6.2.1 MOS器件的襯底電位版圖實現 83
6.2.2 LSW圖層的添加和修改 85
6.2.3 複合邏輯門版圖的布局、布線方法 89
6.2.4 根據電路繪製複合邏輯門版圖 90
6.3 CMOS複合邏輯門的版圖驗證 90
6.3.1 版圖Dracula DRC驗證 91
6.3.2 版圖Dracula LVS驗證 97
6.4 其他類型CMOS複合邏輯門的版圖繪製 104
6.4.1 與或非門的版圖設計 104
6.4.2 或與非門的版圖設計 104
思考與練習題6 105
第7章 CMOS D觸發器的版圖設計與驗證 106
7.1 CMOS D觸發器電路設計 107
7.1.1 CMOS電路的symbol視圖建立 107
7.1.2 電路設計的層次化 109
7.1.3 低級電路層次視圖Descend View的觀察 111
7.1.4 與非門構建CMOS D觸發器的電路原理 112
7.1.5 傳輸門與反相器構建的主從邊沿觸發器 112
7.2 CMOS D觸發器和邊沿觸發器的版圖設計 115
7.2.1 CMOS D觸發器的版圖設計 115
7.2.2 CMOS邊沿觸發器的版圖設計 116
7.3 基於Calibre工具進行觸發器版圖驗證 116
7.3.1 Calibre工具的特點與支持產品 116
7.3.2 觸發器的Calibre DRC驗證 118
7.3.3 觸發器單元的Calibre LVS驗證 122
思考與練習題7 128
第8章 標準單元版圖設計 129
8.1 標準單元及布局布線基本原理 130
8.1.1 標準單元庫的基本概念 130
8.1.2 兩種基本布線原理 131
8.1.3 為滿足布局布線要求需遵循的規則及網路概念 133
8.1.4 格線間距的確定 134
8.2 標準單元的建立原則 135
8.2.1 標準單元的高度和寬度原則 136
8.2.2 標準單元的其他原則 137
思考與練習題8 142
第9章 CMOS積體電路D508設計項目準備 143
9.1 D508設計項目總體情況與設計策略 144
9.1.1 D508設計項目的基本情況 144
9.1.2 D508項目的版圖設計策略 144
9.2 D508項目邏輯圖的準備 145
9.2.1 邏輯圖輸入工具啟動 145
9.2.2 一個傳輸門邏輯圖及符號的輸入流程 146
9.2.3 D508項目單元邏輯圖的準備 147
9.2.4 D508項目總體邏輯圖的準備 151
9.3 D508項目版圖設計準備 153
9.3.1 設計規則的準備 153
9.3.2 工藝檔案的準備 154
9.3.3 顯示檔案的準備 154
9.4 版圖設計步驟及操作 156
9.4.1 版圖輸入基本設定 156
9.4.2 反相器邏輯和工藝層次之間的關係 158
9.4.3 反相器的版圖輸入 160
9.5 高級版圖設計技術 162
9.5.1 層次化設計 162
9.5.2 利用PDK進行版圖設計 166
思考與練習題9 169
第10章 D508項目模擬部分的全定製版圖設計 170
10.1 模擬模組的版圖設計 171
10.1.1 上電復位模組的版圖設計 171
10.1.2 振盪器模組的版圖設計 174
10.1.3 上下拉電路的版圖設計 178
10.1.4 大驅動器的版圖設計 179
10.2 模擬部分版圖總拼及最佳化 182
10.2.1 模擬部分版圖的總拼 182
10.2.2 為滿足工藝要求所做的最佳化 183
10.3 晶片可靠性及I/O單元版圖設計 185
10.3.1 晶片的可靠性 185
10.3.2 I/O單元設計 187
思考與練習題10 195
第11章 D508項目標準單元的設計 197
11.1 標準單元的建立原則 198
11.1.1 pitch的確定 198
11.1.2 標準單元建立的考慮因素 199
11.1.3 標準單元建立的步驟和比較 200
11.2 邏輯門標準單元的設計 203
11.2.1 反相器單元設計 203
11.2.2 與非門單元設計 203
11.2.3 或非門單元設計 204
11.2.4 與或非門單元設計 205
11.2.5 或與非門單元設計 206
11.3 其他標準單元的設計 207
11.3.1 數據選擇器單元設計 207
11.3.2 鎖存器單元設計 208
11.3.3 觸發器單元設計 210
思考與練習題11 212
第12章 D508項目基於標準單元的布局布線 213
12.1 版圖整體布局的考慮 214
12.1.1 I/O PAD的布局 214
12.1.2 模組的布局 215
12.2 項目電源/地線的規劃 215
12.2.1 電源/地線規劃的普遍原則 215
12.2.2 項目電源/地線的規劃圖 217
12.3 項目時鐘信號線的規劃 217
12.3.1 時鐘網路的結構 217
12.3.2 時鐘信號的規劃 218
12.4 為滿足布局布線要求所做的邏輯修改和版圖設計 218
12.4.1 延時單元 218
12.4.2 掩膜選項 220
12.4.3 數字模組中的模擬單元 221
12.5 項目的布局布線 222
12.5.1 Astro布局布線的數據準備和流程 222
12.5.2 採用Astro進行布局布線 224
12.5.3 D508項目布局布線結果 228
12.6 項目的數據結構 229
12.6.1 邏輯相關數據 229
12.6.2 版圖相關數據 230
12.7 項目的版圖數據處理 230
思考與練習題12 234
2.2.1 使用工作站伺服器上的Linux版本軟體 15
2.2.2 使用PC伺服器上的軟體 17
2.3 虛擬機系統 17
2.3.1 虛擬機的啟動和關閉 18
2.3.2 PC本機數據和虛擬機之間的數據傳遞 19
2.4 Linux常用命令和編輯工具 22
2.4.1 Linux常用命令 22
2.4.2 文本編輯器 22
思考與練習題2 24
第3章 積體電路設計軟體基本操作 25
3.1 Cadence軟體的啟動及設定 26
3.1.1 啟動Cadence軟體 26
3.1.2 啟動設定 27
3.2 庫檔案的建立 28
3.2.1 庫和庫檔案 28
3.2.2 建立庫的兩種方法 29
3.3 Library管理和報警處理 30
思考與練習題3 34
第4章 常見元器件的版圖 38
4.1 電阻版圖 36
4.1.1 積體電路中電阻的計算與繪製 36
4.1.2 版圖中電阻的分類 37
4.2 電容版圖 39
4.2.1 積體電路中電容的測算 39
4.2.2 MOS積體電路中常用的電容 41
4.3 二極體、三極體版圖 42
4.3.1 二極體版圖 42
4.3.2 三極體版圖 43
4.4 MOS場效應管的結構和版圖 44
4.4.1 MOS場效應管的結構 44
4.4.2 MOS場效應管版圖 44
思考與練習題4 45
第5章 CMOS基本邏輯門的版圖設計與驗證 46
5.1 基本邏輯門schematic電路設計 47
5.1.1 基本邏輯門的工作原理 47
5.1.2 基本邏輯門的電路圖繪製 49
5.2 CMOS反相器版圖繪製 53
5.2.1 版圖的設計規則 53
5.2.2 建立版圖檔案 55
5.2.3 繪製版圖 56
5.3 反相器版圖提取及物理驗證 62
5.3.1 版圖設計規則驗證DRC 62
5.3.2 版圖提取EXT 65
5.3.3 電路版圖對比LVS 66
5.4 CMOS與非門版圖繪製 68
5.4.1 設計單元庫的建立 68
5.4.2 元器件的擺放和布局布線 69
5.5 與非門版圖物理驗證 71
5.5.1 與非門版圖DRC驗證 71
5.5.2 與非門版圖的提取與LVS 72
5.5.3 版圖中標籤與Pin連線埠的添加 73
5.5.4 利用LVS驗證工具分析版圖網表 76
5.6 CMOS或非門版圖繪製 77
思考與練習題5 78
第6章 CMOS複合邏輯門的版圖設計與驗證 79
6.1 CMOS複合邏輯門的電路設計 80
6.1.1 三端和四端MOS器件 80
6.1.2 複合邏輯門的初步設計 81
6.1.3 複合邏輯門的最佳化設計 82
6.2 CMOS複合邏輯門的版圖繪製 83
6.2.1 MOS器件的襯底電位版圖實現 83
6.2.2 LSW圖層的添加和修改 85
6.2.3 複合邏輯門版圖的布局、布線方法 89
6.2.4 根據電路繪製複合邏輯門版圖 90
6.3 CMOS複合邏輯門的版圖驗證 90
6.3.1 版圖Dracula DRC驗證 91
6.3.2 版圖Dracula LVS驗證 97
6.4 其他類型CMOS複合邏輯門的版圖繪製 104
6.4.1 與或非門的版圖設計 104
6.4.2 或與非門的版圖設計 104
思考與練習題6 105
第7章 CMOS D觸發器的版圖設計與驗證 106
7.1 CMOS D觸發器電路設計 107
7.1.1 CMOS電路的symbol視圖建立 107
7.1.2 電路設計的層次化 109
7.1.3 低級電路層次視圖Descend View的觀察 111
7.1.4 與非門構建CMOS D觸發器的電路原理 112
7.1.5 傳輸門與反相器構建的主從邊沿觸發器 112
7.2 CMOS D觸發器和邊沿觸發器的版圖設計 115
7.2.1 CMOS D觸發器的版圖設計 115
7.2.2 CMOS邊沿觸發器的版圖設計 116
7.3 基於Calibre工具進行觸發器版圖驗證 116
7.3.1 Calibre工具的特點與支持產品 116
7.3.2 觸發器的Calibre DRC驗證 118
7.3.3 觸發器單元的Calibre LVS驗證 122
思考與練習題7 128
第8章 標準單元版圖設計 129
8.1 標準單元及布局布線基本原理 130
8.1.1 標準單元庫的基本概念 130
8.1.2 兩種基本布線原理 131
8.1.3 為滿足布局布線要求需遵循的規則及網路概念 133
8.1.4 格線間距的確定 134
8.2 標準單元的建立原則 135
8.2.1 標準單元的高度和寬度原則 136
8.2.2 標準單元的其他原則 137
思考與練習題8 142
第9章 CMOS積體電路D508設計項目準備 143
9.1 D508設計項目總體情況與設計策略 144
9.1.1 D508設計項目的基本情況 144
9.1.2 D508項目的版圖設計策略 144
9.2 D508項目邏輯圖的準備 145
9.2.1 邏輯圖輸入工具啟動 145
9.2.2 一個傳輸門邏輯圖及符號的輸入流程 146
9.2.3 D508項目單元邏輯圖的準備 147
9.2.4 D508項目總體邏輯圖的準備 151
9.3 D508項目版圖設計準備 153
9.3.1 設計規則的準備 153
9.3.2 工藝檔案的準備 154
9.3.3 顯示檔案的準備 154
9.4 版圖設計步驟及操作 156
9.4.1 版圖輸入基本設定 156
9.4.2 反相器邏輯和工藝層次之間的關係 158
9.4.3 反相器的版圖輸入 160
9.5 高級版圖設計技術 162
9.5.1 層次化設計 162
9.5.2 利用PDK進行版圖設計 166
思考與練習題9 169
第10章 D508項目模擬部分的全定製版圖設計 170
10.1 模擬模組的版圖設計 171
10.1.1 上電復位模組的版圖設計 171
10.1.2 振盪器模組的版圖設計 174
10.1.3 上下拉電路的版圖設計 178
10.1.4 大驅動器的版圖設計 179
10.2 模擬部分版圖總拼及最佳化 182
10.2.1 模擬部分版圖的總拼 182
10.2.2 為滿足工藝要求所做的最佳化 183
10.3 晶片可靠性及I/O單元版圖設計 185
10.3.1 晶片的可靠性 185
10.3.2 I/O單元設計 187
思考與練習題10 195
第11章 D508項目標準單元的設計 197
11.1 標準單元的建立原則 198
11.1.1 pitch的確定 198
11.1.2 標準單元建立的考慮因素 199
11.1.3 標準單元建立的步驟和比較 200
11.2 邏輯門標準單元的設計 203
11.2.1 反相器單元設計 203
11.2.2 與非門單元設計 203
11.2.3 或非門單元設計 204
11.2.4 與或非門單元設計 205
11.2.5 或與非門單元設計 206
11.3 其他標準單元的設計 207
11.3.1 數據選擇器單元設計 207
11.3.2 鎖存器單元設計 208
11.3.3 觸發器單元設計 210
思考與練習題11 212
第12章 D508項目基於標準單元的布局布線 213
12.1 版圖整體布局的考慮 214
12.1.1 I/O PAD的布局 214
12.1.2 模組的布局 215
12.2 項目電源/地線的規劃 215
12.2.1 電源/地線規劃的普遍原則 215
12.2.2 項目電源/地線的規劃圖 217
12.3 項目時鐘信號線的規劃 217
12.3.1 時鐘網路的結構 217
12.3.2 時鐘信號的規劃 218
12.4 為滿足布局布線要求所做的邏輯修改和版圖設計 218
12.4.1 延時單元 218
12.4.2 掩膜選項 220
12.4.3 數字模組中的模擬單元 221
12.5 項目的布局布線 222
12.5.1 Astro布局布線的數據準備和流程 222
12.5.2 採用Astro進行布局布線 224
12.5.3 D508項目布局布線結果 228
12.6 項目的數據結構 229
12.6.1 邏輯相關數據 229
12.6.2 版圖相關數據 230
12.7 項目的版圖數據處理 230
思考與練習題12 234
