數字邏輯電路設計(2020年清華大學出版社出版的圖書)

《數字邏輯電路設計》是2020年清華大學出版社出版的圖書。

基本介紹

• 中文名：數字邏輯電路設計
• 作者：黃 寅 
• 出版時間：2020年
• 出版社：清華大學出版社
• ISBN：9787302565925

內容簡介

本書是依據教育部2017年新制定的工程教育認證標準“電子技術基礎課程教學基本要求”編寫的。全書共分為九章，主要內容包括邏輯代數基礎、門電路、組合邏輯電路、觸發器、時序邏輯電路、脈衝波形的產生與整形、存儲器和可程式邏輯器件、D/A、A/D轉換器和數字系統典型套用等。書的每章中有例題，每章之後附有習題，以利於學生聯繫實際，鞏固所學知識。

目錄

目錄Contents第1章邏輯代數基礎1

1.1概述1

1.1.1脈衝波形和數字波形1

1.1.2數制和碼制3

1.1.3其他二進制碼7

1.2基本邏輯函式及運算定律9

1.2.1邏輯函式中的3種基本運算9

1.2.2邏輯代數的運算定律及規則11

1.3邏輯函式的表示方法14

1.3.1邏輯函式的基本表示方法14

1.3.2邏輯函式的最小項和最大項17

1.3.3從真值表歸納邏輯函式18

1.4邏輯函式的公式化簡法20

1.4.1邏輯函式的最簡形式20

1.4.2常用的公式化簡法21

1.5邏輯函式的卡諾圖化簡法23

1.5.1邏輯函式的卡諾圖表示法23

1.5.2利用卡諾圖化簡邏輯函式25

1.5.3具有無關項的邏輯函式化簡28

1.6利用引入變數卡諾圖化簡邏輯函式30

1.7VHDL基礎31

1.7.1VHDL概述31

1.7.2VHDL基本結構33

1.7.3VHDL規則35

1.7.4MAX+plus Ⅱ開發工具38

1.8本章小結38

1.9習題39第2章門電路44

2.1概述44

2.2半導體管的開關特性44

2.2.1三極體的開關特性44

2.2.2MOS管的開關特性46

2.3簡單的與、或、非門電路51

2.3.1二極體門電路51

2.3.2三極體非門電路52

2.3.3二極體三極體與非、或非門54

2.4TTL集成門電路54

2.4.1TTL與非門電路結構和工作原理55

2.4.2TTL與非門的外部特性及參數56

2.4.3其他類型的TTL門電路62

2.4.4TTL門電路的使用67

2.5MOS門電路67

2.5.1CMOS反相器68

2.5.2CMOS反相器的外部特性及參數70

2.5.3其他類型的CMOS門電路73

2.5.4NMOS邏輯門76

2.5.5MOS門電路的正確使用77

2.6門電路產品簡介與接口電路79

2.6.1門電路產品簡介79

2.6.2各門電路間的接口電路81

2.7用VHDL實現基本邏輯門電路的描述83

2.8本章小結84

2.9習題85

◆數字邏輯電路設計目錄第3章組合邏輯電路91

3.1概述91

3.2組合邏輯電路的分析方法和設計方法91

3.2.1組合邏輯電路的分析91

3.2.2組合邏輯電路的設計93

3.3編碼器和解碼器95

3.3.1編碼器95

3.3.2解碼器100

3.4數據選擇器和分配器109

3.4.1數據選擇器109

3.4.2數據分配器115

3.5數碼奇偶發生器/校驗器116

3.6算術運算電路119

3.7數值比較器125

3.8組合邏輯電路中的競爭與冒險128

3.8.1競爭冒險現象及產生原因128

3.8.2競爭冒險現象的判別方法129

3.8.3消除競爭冒險現象的方法130

3.9用VHDL實現組合邏輯電路的描述132

3.10本章小結137

3.11習題138

第4章觸發器143

4.1概述143

4.2RS觸發器143

4.2.1基本RS觸發器143

4.2.2同步RS觸發器147

4.3主從觸發器150

4.3.1主從RS觸發器150

4.3.2主從JK觸發器153

4.4邊沿觸發器156

4.4.1維持阻塞結構的邊沿觸發器157

4.4.2利用傳輸延遲時間的邊沿觸發器159

4.4.3CMOS主從結構的邊沿觸發器161

4.5觸發器的主要參數163

4.6不同類型觸發器之間的轉換164

4.7用VHDL描述D鎖存器和觸發器166

4.8本章小結169

4.9習題169

第5章時序邏輯電路177

5.1概述177

5.2時序邏輯電路的分析方法179

5.2.1同步時序邏輯電路的分析方法179

5.2.2異步時序邏輯電路的分析方法181

5.3暫存器183

5.3.1數碼暫存器184

5.3.2移位暫存器185

5.4計數器191

5.4.1同步二進制計數器191

5.4.2同步十進制計數器197

5.4.3異步計數器204

5.4.4任意進制計數器208

5.4.5移存型計數器212

5.4.6計數器的套用217

5.5序列信號發生器218

5.6時序邏輯電路的設計方法222

5.7用VHDL描述時序邏輯電路232

5.8本章小結237

5.9習題238

第6章矩形脈衝波形的產生和整形245

6.1概述245

6.2555定時器245

6.2.1555定時器的電路結構246

6.2.2555定時器的功能246

6.3施密特觸發器247

6.3.1施密特觸發器的特點247

6.3.2用門電路組成施密特觸發器248

6.3.3555定時器構成的施密特觸發器250

6.3.4集成施密特觸發器252

6.3.5施密特觸發器的套用253

6.4單穩態觸發器256

6.4.1單穩態觸發器的特點256

6.4.2用門電路構成的單穩態觸發器256

6.4.3用555定時器組成的單穩態觸發器258

6.4.4集成單穩態觸發器260

6.4.5單穩態觸發器的套用262

6.5多諧振盪器265

6.5.1用門電路構成的多諧振盪器265

6.5.2石英晶體多諧振盪器270

6.5.3用施密特觸發器構成的多諧振盪器271

6.5.4用555定時器構成的多諧振盪器272

6.5.5壓控振盪器273

6.5.6多諧振盪器的套用279

6.6本章小結282

6.7習題282

第7章存儲器和可程式邏輯器件290

7.1概述290

7.1.1存儲器290

7.1.2可程式邏輯器件291

7.2隻讀存儲器292

7.2.1掩模ROM292

7.2.2可程式ROM294

7.2.3可擦除可程式ROM295

7.2.4ROM的套用298

7.3隨機存取存儲器302

7.3.1RAM的組成及工作原理302

7.3.2RAM的存儲單元304

7.3.3集成RAM晶片306

7.3.4RAM的擴展與套用308

7.4可程式邏輯陣列310

7.5可程式陣列邏輯313

7.5.1PAL的基本電路結構313

7.5.2PAL輸出結構形式314

7.5.3PAL套用舉例316

7.6通用陣列邏輯321

7.6.1GAL電路結構321

7.6.2GAL的工作模式324

7.6.3GAL行地址映射圖326

7.7複雜可程式邏輯器件327

7.7.1MAX7000系列器件結構328

7.7.2MAX7000S系列器件的技術性能特點332

7.8現場可程式門陣列333

7.8.1查找表邏輯結構333

7.8.2FLEX10K系列器件的結構原理333

7.8.3FLEX10K系列器件的技術性能特點342

7.9CPLD/FPGA的編程和配置343

7.9.1CPLD編程方式343

7.9.2FPGA配置方式344

7.9.3CPLD/FPGA器件燒寫方法348

7.10CPLD/FPGA主要產品介紹349

7.10.1Altera公司產品349

7.10.2Xilinx公司產品350

7.10.3Lattice公司產品350

7.11MAX+plus Ⅱ集成軟體設計平台350

7.11.1概述350

7.11.2EDA原理圖輸入設計流程351

7.11.3VHDL文本輸入設計流程358

7.11.4設計流程歸納358

7.12用VHDL實現存儲器359

7.13Quartus Ⅱ集成軟體設計平台362

7.13.1基於Quartus Ⅱ的數字系統設計流程363

7.13.2創建工程363

7.13.3設計輸入363

7.13.4分析綜合和適配編譯369

7.13.5功能仿真和時序仿真371

7.13.6編程下載374

7.13.7引腳鎖定375

7.14本章小結376

7.15習題377

第8章數模轉換和模數轉換380

8.1概述380

8.2D/A轉換器381

8.2.1D/A轉換器電路結構381

8.2.2DAC的主要技術指標386

8.2.3集成DAC器件及套用387

8.3A/D轉換器393

8.3.1A/D轉換的基本原理394

8.3.2直接比較型ADC396

8.3.3間接比較型ADC399

8.3.4ADC的主要技術指標402

8.3.5集成ADC器件及套用402

8.4用有限狀態機實現ADC574A採樣控制電路411

8.5本章小結414

8.6習題415

第9章數字系統的典型套用421

9.1概述421

9.2數字鐘設計422

9.2.1電路結構422

9.2.2部分電路設計422

9.3數字頻率計426

9.3.1基本原理426

9.3.2數字頻率計的電路結構426

9.3.3主要技術指標429

9.4直流數字電壓表430

9.4.1三位半雙積分ADC CC14433的性能特點430

9.4.2三位半直流數字電壓表電路結構431

9.5交通信號燈控制系統433

9.5.1控制邏輯分析434

9.5.2單元電路設計435

9.6智力競賽搶答器設計438

9.6.1分立集成元器件設計438

9.6.2可程式邏輯器件FPGA設計441

9.7直接數字頻率合成技術448

9.7.1DDS基本原理448

9.7.2DDS的VHDL實現449

9.7.3DDS的主要特點454

9.8波形發生器的FPGA實現454

9.9本章小結460

參考文獻461