《三維片上網路晶片關鍵設計技術研究》是依託西安電子科技大學,由周端擔任項目負責人的面上項目。
基本介紹
- 中文名:三維片上網路晶片關鍵設計技術研究
- 項目類別:面上項目
- 項目負責人:周端
- 依託單位:西安電子科技大學
《三維片上網路晶片關鍵設計技術研究》是依託西安電子科技大學,由周端擔任項目負責人的面上項目。
《三維片上網路晶片關鍵設計技術研究》是依託西安電子科技大學,由周端擔任項目負責人的面上項目。中文摘要本項目將研究3D NOC 的異步路由、高效通信、體系結構建模、全動態路由算法及熱TSV 分布等關鍵科學問題。基於納米級C...
3D集成技術有望解決多核處理器“存儲牆”問題。 本項目圍繞3D多核處理器存儲系統設計問題,從該領域的若干關鍵問題入手,研究了3D多核處理器存儲架構及控制策略。本項目研究主要包括: 研究了堆疊最後級快取和主存對3D CMP性能的影響。針...
降低面積利用率、提高三維晶片的製造成本;另外,過多的TSV也將給三維晶片布局布線造成障礙[3-4],提高設計複雜度;(2)、三維晶片是一種全新的三維晶片,商業EDA工具和設計方法並不能有效地移植到三維晶片,要充分地利用三維晶片技術...
三維晶片堆疊封裝是一種具有眾多優勢的系統集成方式,而晶片互聯技術是實現三維堆疊系統的關鍵技術。本課題研究用於三維堆疊封裝的高性能電感耦合無線互聯技術,著重研究實現高密度和低功耗電感耦合互聯的相關設計理論和設計方法。所謂高密度,是...
本項目主要研究基於STT-RAM的片上快取的低功耗設計技術,降低動態功耗。首先,利用STT-MRAM寫能耗和溫度的依賴關係,提出利用片上溫差的三維多核處理器STT-MRAM快取寫能耗最佳化技術。然後,分別從溫度、工藝偏差和數據訪問屬性的角度出發提出...
《基於三維SoP的高性能微處理器片上互連和存儲研究》是依託中國人民解放軍國防科技大學,由竇強擔任項目負責人的面上項目。中文摘要 高性能微處理器技術是國家安全和國防安全的重要基礎技術。本項目針對未來10-15年高性能微處理器的下一代...
在本課題中,我們分別對面向熱分布的三維晶片供電網路規劃、三維積體電路的非線性規劃布局、大規模積體電路的解析式布局、可布性最佳化的布局和性能驅動的布局等關鍵技術開展了研究。 提出了一種三維晶片的供電網路設計最佳化算法,解決了三維...
;提出了一種片上網路無虛通道容錯路由算法,解決多故障節點情況下片上網路的無虛通道容錯路由問題,仿真表明,在16核心中隨著故障區域位置的變化所提算法可提高1.2%到4.8%的網路注入率;將MPSoCs共享存儲器技術用於ZW100多核心DSP設計...
本項目擬採用軟硬體協同的設計思想,具體研究異構多核處理器的無縫集成技術、高效的快取一致性協定、片上網路的可重構技術、片上網路的服務質量控制和系統低功耗設計等關鍵技術。本項目研究對於提高大規模低功耗的異構多核處理器整體性能和...
本項目重點研究了三維拓撲、多播路由器結構、多目標路由算法、高效復用技術和面向千核的光片上網路架構等關鍵內容。 針對二維ONoC存在傳輸距離較長、可擴展性受限等問題,我們提出了一種三維的多層光片上網路——3D MONoC,並設計了一個...
9353D NoC設計輔助149 94三維FPGA158 95小結165 第10章案例分析:3D IC的時鐘分配網路167 101美國麻省理工學院林肯實驗室(MITLL)3D積體電路製造技術167 1023D電路架構171 1033D電路中的時鐘信號分配...
而三維積體電路是目前學術及產業界關注的前沿核心技術。本項目緊緊圍繞針對新的布局問題以及三維積體電路物理設計的前沿基礎問題,研究其核心算法,為我國積體電路物理設計技術的發展提供前沿技術儲備。 針對包含大量軟模組、硬模組但不包含標準...
《片上網路異構路由器關鍵問題研究》是依託中山大學,由林小拉擔任項目負責人的面上項目。中文摘要 積體電路技術在過去的幾十年中得到了飛速的發展,在單一晶片上集成多個核心形成系統晶片以構造高性能,低功耗計算機系統已成為主要趨勢。設計...