三維片上網路存儲體系結構研究

《三維片上網路存儲體系結構研究》是依託南京大學，由李麗擔任項目負責人的面上項目。

基本介紹

• 中文名：三維片上網路存儲體系結構研究
• 項目類別：面上項目
• 項目負責人：李麗
• 依託單位：南京大學

項目摘要

為延續摩爾定律，下一個十年片上系統（System on a Chip，SoC）體系架構將沿著從單核到多核到眾核的趨勢發展，片上網路（Network-on-Chip，NoC）已被業界證明是解決片上多核處理器系統通信問題最具潛力的方案之一；為有效解決互連延時所帶來的設計問題，積體電路製造工藝將從傳統的平面發展到三維集成。三維片上網路（Three Demension NoC，3D NoC）結合了上述兩者的優勢，用三維立體架構實現資源間的互連，以構建高頻寬、低延時、低功耗的多核處理器片上網路系統，是一個嶄新的研究方向。本項目基於申請單位及合作方（KTH）在NoC領域的研究基礎，擬從存儲的角度開展研究，以3D NoC系統模型為切入點，研究新型三維片上網路存儲架構、存儲資源映射和存儲一致性方案，試圖為解決當前SoC設計遇到的瓶頸問題提供新思路與新方案。

結題摘要

存儲子系統是片上多核處理器的最重要組成部分之一。片上存儲器不但占用了大量的晶片面積和功耗開銷，而且影響著多核處理器的性能。將片上多核處理器與3D集成技術相融合，通過堆疊高速快取和主存到處理器層之上，並利用大量的層間垂直互連增大存儲頻寬，可以減少存儲器的訪存延時，提高多核處理器的性能。3D集成技術有望解決多核處理器“存儲牆”問題。 本項目圍繞3D多核處理器存儲系統設計問題，從該領域的若干關鍵問題入手，研究了3D多核處理器存儲架構及控制策略。本項目研究主要包括： 研究了堆疊最後級快取和主存對3D CMP性能的影響。針對格線結構的3D多核片上網路，提出了一種緊密集成的非均勻快取架構。採用該結構相比直接堆疊NUCA能最大提升31.71%的系統性能，並可最多減少15.74%的網路通信功耗；設計了一種面向3D CMP的可擴展的非均勻存儲訪問（NUMA）結構，並討論了同步和存儲器同一性的實現。該分散式NUMA結構可有效支持3D多處理器對存儲器的並行訪問，並提供高效的系統加速比；快取一致性是多處理器存儲系統的重要研究課題，本項目實現了一種基於微代碼的軟硬體結合的快取一致性方案，並進一步提出了面向大規模3D CMP的基於簇的層次化一致性協定。該協定相比扁平目錄的一致性，具有更小的通信和目錄存儲開銷；分析了訪存延時對GPGPU套用的影響，進而提出了堆疊主存的3D GPGPU架構設計。相比2D GPGPU，堆疊主存的3D GPGPU可最大提升124.1%，平均提升55.8%的系統性能。通過功耗分析，堆疊主存的3D GPGPU也有更好的存儲系統功耗效率；提出了一種面向3D GPGPU的可重構本地存儲器系統。以GPGPU套用的核心為粒度，動態的將重構存儲器配置成暫存器、共享存儲器或1級數據快取。採用可重構存儲器的3D GPGPU性能最大提升52.22%，平均提高15.87%；提出了一種Greedy-Lazy混合執行緒塊調度策略，可以有效降低任務分配的不均衡性，提升3D GPGPU的整體性能；三維晶片的散熱問題相比於二維晶片更加嚴峻，因此進行動態熱量管理尤為重要。而溫度感測器的精確度影響著動態熱量管理的效率，同時傳統的動態熱量管理大都是被動式的。在存在噪聲的情況下，本項目利用卡爾曼預測器精確預測多步之後的溫度值。相比基於自回歸模型，卡爾曼預測器能夠減少72.1%~82.5%的平均絕對誤差。