《VHDL及數字電路驗證》是2016年電子工業出版社出版的圖書，圖書作者是劉樹林、劉寧莊、王媛媛。
基本介紹
- 書名：VHDL及數字電路驗證
- 作者：劉樹林、劉寧莊、王媛媛
- 出版社：電子工業出版社
- 出版時間：2016年11月
- 頁數：304 頁
- 定價：49.8 元
- 開本：16 開
- 裝幀：平裝
- ISBN：9787121302503
- 叢書名：高等學校電子信息類教材
- 字數：486千
內容簡介,作者簡介,目錄信息,
內容簡介
本書涵蓋“VHDL設計描述語言”和“FPGA設計及套用”兩門課程的主要內容，內容緊湊、重點突出、條理清晰、針對性強、注重實踐，精心選取了大量通用、貼近工程實踐的設計實例。
作者簡介
劉樹林，博士，西安科技大學教授、博士生導師，四川大學半導體物理專業本科畢業，航天部西安微電子研究所碩士、博士畢業。先後在西安電力電子研究所、中興通訊股份有限公司、西安科技大學從事科研和教學工作。現任西安科技大學電氣與控制工程學院副院長、“電力電子電路與系統科研創新團隊”負責人、礦山機電工程博士點學科帶頭人、微電子學與固體電子學學科帶頭人等。
目錄信息
第1章 緒論 1
1.1 電路系統 1
1.1.1 電路系統的分類 1
1.1.2 模擬電路系統及其特點 1
1.1.3 數字電路系統及其特點 2
1.2 VHDL語言的產生背景、功能及特點 2
1.2.1 EDA概念 2
1.2.2 EDA技術發展階段 2
1.2.3 EDA技術的研究內容 4
1.2.4 HDL語言的概念及分類 5
1.2.5 VHDL語言的發展及特點 6
1.3 PLD與FPGA 7
1.3.1 簡單低密度器件（SPLD） 8
1.3.2 CPLD 9
1.3.3 FPGA 12
1.3.4 器件供應商及第三方軟體介紹 13
習題 16
第2章 VHDL程式框架及組成 17
2.1 概述 17
2.2 語法規則及命名 17
2.2.1 書寫規定 17
2.2.2 標識符 18
2.2.3 擴展標識符 18
2.2.4 保留字及專用字 19
2.3.1 設計庫 20
2.3.2 包集合 22
2.3.3 實體 24
2.3.4 構造體 26
2.3.5 配置 28
3．配置的格式 28
2.4 小結 31
習題 31
第3章 VHDL語言數據類型 32
3.1 數據類型概述 32
3.2 標準預定義數據類型 32
3.2.1 可綜合數據類型 33
3.2.1 不可綜合數據類型 36
3.3 用戶自定義數據類型 38
3.3.1 枚舉類型 39
3.3.2 數組類型 39
3.3.3 記錄類型 40
3.3.4 定址類型 41
3.3.5 檔案類型 41
3.4 數據類型的轉換 42
3.5 小結 44
習題 44
第4章 VHDL語言數據對象及運算操作符 45
4.1 數據對象及其分類 45
4.1.1 常量 45
4.1.2 信號 46
4.1.3 變數 47
4.1.4 檔案 49
4.2 運算操作符 51
4.2.1 邏輯運算符 51
4.2.2 算術運算符 52
4.2.3 關係運算符 52
4.2.4 移位操作符 53
4.2.5 並置運算符 54
4.3 小結 55
習題 55
第5章 VHDL語言主要描述語句 57
5.1 概述 57
5.2 並發描述語句 57
5.2.1 進程語句 58
5.2.2 信號代入語句 59
5.2.3 元件例化語句 64
5.2.4 過程調用語句 69
5.2.5 類屬語句 71
5.2.6 生成語句 72
5.2.7 並行仿真語句 75
5.2.8 塊語句 77
5.3 順序描述語句 78
5.3.1 進程語句 79
5.3.2 賦值語句 79
5.3.3 條件判斷語句 81
5.3.4 CASE語句 83
5.3.5 調用語句 87
5.3.6 循環語句 90
5.3.7 仿真描述語句 94
5.3.8 空語句 98
5.4 小結 99
習題 99
第6章 VHDL語言屬性 100
6.1 概述 100
6.2 數值類屬性 100
6.2.1 常規數據類型的數值屬性 101
6.2.2 數組類型的數值屬性 101
6.2.3 塊的數值屬性 102
6.3 函式類屬性 103
6.3.1 函式數據類型屬性 103
6.3.2 函式數組屬性 105
6.3.3 函式信號屬性 106
6.3.4 信號類屬性 110
6.4 數據類型屬性 113
6.5 數據區間類屬性 113
6.6 用戶自定義屬性 114
6.7 小結 115
習題 115
第7章 VHDL語言構造體的描述方式 117
7.1 概述 117
7.2 行為描述方式 117
7.2.1 行為描述方式的概念和特點 117
7.2.2 行為描述方式舉例 117
7.3 結構化描述方式 119
7.3.1 結構化描述方式的概念和特點 119
7.3.2 結構化描述舉例 119
7.4 數據流描述方式 123
7.4.1 數據流描述方式的概念和特點 123
7.5 混合描述方式 125
7.5.1 混合描述方式的概念和特點 125
7.5.2 混合描述方式舉例 126
7.6 數據流描述中應注意的問題 126
7.6.1 非法狀態傳遞問題 126
7.6.2 進程中時鐘沿的使用問題 128
7.6.3 綜合電路問題 128
7.7 小結 132
習題 132
第8章 數字邏輯電路設計 133
8.1 概述 133
8.2 組合邏輯電路設計 133
8.2.1 選擇器和分配器 133
8.2.2 編碼器和解碼器 138
8.2.3 數字比較器 144
8.2.4 加法器 146
8.2.5 三態門及匯流排緩衝器 148
8.2.6 奇偶校驗器 152
8.3 時序邏輯電路設計 153
8.3.1 觸發器 153
8.3.2 暫存器的設計 159
8.3.3 計數器 162
8.4 小結 168
習題 168
第9章 狀態機設計 169
9.1 概述 169
9.2 狀態機的特點 170
9.3 狀態機的組成 170
9.4 狀態機的描述風格 174
9.5 狀態機的狀態編碼 175
9.5.1 直接輸出型編碼 175
9.5.2 順序編碼 176
9.5.3 格雷碼編碼 176
9.5.4 獨熱碼編碼 177
9.6 狀態機剩餘狀態處理 178
9.7 有限狀態機的復位 179
9.8 小結 183
習題 183
第10章 MODELSIM仿真與測試平台的搭建 184
10.1 引言 184
10.2 ModelSim仿真軟體 184
10.2.1 ModelSim簡介 184
10.2.2 ModelSim軟體的安裝及破解 184
10.2.3 軟體仿真步驟 188
10.3 測試及驗證平台 192
10.3.1 仿真軟體編輯輸入 193
10.3.2 仿真輸入波形的產生 193
10.3.3 測試平台的搭建 198
10.4 小結 201
習題 201
第11章 QUARTUS II集成開發環境 202
11.1 概述 202
11.2 Quartus II軟體開發流程 203
11.2.1 新建工程設計流程 204
11.2.2 設計輸入流程 207
11.2.3 編譯及綜合流程 217
11.2.4 仿真驗證 220
11.2.5 硬體下載與驗證 224
11.3 Quartus II軟體其他常用功能套用 227
11.3.1 嵌入式邏輯分析儀 227
11.3.2 信號探針 230
11.3.3 功耗分析工具 231
11.3.4 存儲器內容編輯 233
11.3.5 邏輯分析儀接口編輯器 235
11.4 小結 236
習題 236
第12章 FPGA器件及其開發平台 237
12.1 FPGA工作原理 237
12.2 Altera FPGA晶片 237
12.2.1 Altera PLD晶片的分類 237
12.2.2 Altera PLD的命名 237
12.2.3 Cylone系列FPGA的功能和結構 238
12.3 FPGA與CPLD的比較 245
12.3.1 FPGA與CPLD的相同點 245
12.3.2 CPLD和FPGA的區別 245
12.4 FPGA開發流程 246
12.5 FPGA開發平台：最小系統設計 247
12.5.1 FPGA晶片有關引腳 247
12.5.2 PROM晶片型號及電路連線 248
12.5.3 全局時鐘發生電路 249
12.5.4 JTAG下載電路 250
12.5.5 電源電路設計 250
12.5.6 其他IO接口電路 251
12.6 小結 252
習題 252
第13章 FPGA典型套用設計 253
13.1 IP智慧財產權模組 253
13.1.1 IP模組的概念 253
13.1.2 IP模組的分類 253
13.1.3 IP模組的復用 254
13.2 分頻器的設計驗證 255
13.2.1 奇偶數分頻器通用IP核的設計 255
13.2.2 占空比可調的分頻器的設計 258
13.3 交通燈控制器的設計 260
13.3.1 設計要求 260
13.3.2 設計原理 260
13.3.3 VHDL語句描述 261
13.3.4 元件符號及連線埠說明 262
13.3.5 仿真驗證 263
13.4 串口異步收發控制器的設計 263
13.4.1 UART數據幀格式 264
13.4.2 UART的實現 264
13.5 I2C匯流排通信控制器的設計 274
13.5.1 I2C匯流排簡介 274
13.5.2 I2C匯流排幀格式 274
13.5.3 I2C匯流排頂層模組設計 275
13.5.4 I2C時鐘模組的設計 275
13.5.5 I2C寫數據模組設計 276
13.6 並行ADC0809控制模組設計 279
13.6.1 設計原理 279
13.6.2 狀態機設計 279
13.6.3 VHDL語言描述 280
13.6.4 測試平台的設計 281
13.6.5 仿真結果 282
13.7 串列DAC TLC5615控制模組設計 282
13.7.1 設計原理 283
13.7.2 設計狀態圖 283
13.7.3 VHDL源程式 283
13.7.4 元件符號及連線埠說明 285
13.7.5 仿真驗證 285
13.8 正弦信號發生器的設計 285
13.8.1 正弦信號發生器工作原理 285
13.8.2 定製初始化數據檔案 286
13.8.3 定製LPM_ROM元件 286
13.9 小結 289
習題 289
主要參考文獻 291
