基本介紹
- 中文名：FPGA與CPLD技術實用教程
- 作者：鄒益民
- 出版時間：2010年1月1日
- 出版社：中國電力出版社
- ISBN：9787511401151
- 定價：25 元
- 開本：16 開
- 裝幀：平裝
- 語種：中文
內容簡介,目錄,
內容簡介
《FPGA/CPLD技術實用教程》從實際套用角度出發，以Ahera公司的FPGA/CPLD晶片及相關EDA軟體為載體，由淺入深地介紹了基於FPGA/CPLD器件的套用系統軟硬體沒計相關知識與工程技巧；QuartusII開幾照邀發工具軟體的使用方法與開發技術；VHDL語言的語法結構和編程技巧以及常用組合與時序邏輯電路的設計方法。《FPGA/CPLD技術實用教程》同時以康民境妹芯GW48EDA實驗開發系統為例，簡單介紹了套用開發的步驟與技巧。
《FPGA/CPLD技術實用教程》結構清晰、內容全面並且重點突出，基礎知識與大量實例相結合，突出實用性和可操作性，略去了部分抽象冷僻的內容，重點放在基本概念和常用方法的講解上。《FPGA/CPLD技術實用教程》可作為高職院校電子信息、機電、通信、自動化、計算機等專業的教材或教學參考書恥束照寒使用，也可作為從事各類電子系統設計的廣大工程技術人員的培訓教材或實用工具書。
目錄
第1章 可程式邏輯器件簡介
1.1 可程式邏輯設計技術簡介
1.1.1 可程式邏輯器件發展簡史
1.1.2 可程式邏輯器件特點
1.1.3 可程式邏輯器件分類
1.1.4 主要可程式邏輯器件生產廠商及典型器件
1.2 FPGA/CPLD的基本結構
FPGA/CPLD技術實用教程
1.2.1 CPLD的基本結構
1.2.2 FPGA的船頁槓尋基本結構
1.2.3 CPLD和FPGA的比較及選用
1.3 FPGA/CPLD的設計流程
1.4 甩奔槓FPGA/CPLD的開發工具－EDA軟體
1.4.1 設計輸入工具
1.4.2 綜合工具
1.4.3 仿真工具
1.4.4 實現與最佳化工具
1.4.5 後端輔助工具
1.4.6 驗證調試體去工具
1.4.7 系統級設計環境
1.5 下一代可程式邏輯設計技術展望
1.5.1 下一代可程式邏輯器件硬體發展趨勢
1.5.2 下一代EDA軟體設計方法發展趨勢
1.6 Ahera典型FPGA/CPLD的結構
1.6.1 Altera高密度FPGA
1.6.2 Altera低成本FPGA
1.6.3 Altera的CPLD器件
1.7 本章小結
1.8 習題
第2章 VHDL硬體描述語言
2.1 VHDL概述
2.1.1 VHDL語言的特點
2.1.2 VHDL程式的一般結構
2.2 VHDL語言的程式結構
2.2.1 實體（ENTTY）
2.2.2 結構體（ARCHITECTURE）
2.2.3 庫（LIBRARY）
2.2.4 程式包（PACKAGE）
2.2.5 配置（CONFIGURATION）
2.3 VHDL語言的數據類型
2.3.1 VHDL的文字規則
2.3.2 VHDL的數據對象（Data0bject）
2.3.3 VHDL的數據類型（Data Type）
2.3.4 VHDL的類型轉換
2.4 VHDL的操作符（Operator）
2.4.1 操作符的種類
2.4.2 操作符的優先權
2.4.3 邏輯操作符（LogicalOperator。）
2.4.4 關係拘戒翻操作符（IlelationalOperatol）
2.4.5 算術操作符（AritIlmeticOperator）
2.5 VHDL的順序語句（SequentialStatement）
2.5.1賦值語句
2.5.2 流程控制語句
2.5.3 等待語句（WAIT）
2.5.4 子程式調用語句
2.5.5 返回語句（RETURN）
2.5.6 空操作語句（NULL）
2.5.7 其他順序語句
2.6 VHDL的並行語句（ConcurTentStatement，）
2.6.1 塊語句（BlockStatement）
2.6.2 進程語句（ProcessStatement）
2.6.3並行過程調用語句（ConcurrentProcedureJail）
2.6.4 並行信號賦值語句（ConcurrentSignalAssignment）
2.6.5 元件例化語句（ComponentInstanfiat：ion）
2.6.6 生成語句（CenerateStatement）
2.7 本章小結
2.8 習題
第3章 QuartusⅡ軟體及套用
3.1 QuaitusⅡ軟體概述
3.1.1 QuailusⅡ軟體的功能簡介
3.1.2 QuariusⅡ軟體的用戶界面
3.2 基本設計流程
3.2.1 工程檔案管理
3.2.2 創建QuartusⅡ的工程
3.2.3 設計輸入方式
3.2.4 基於圖形編輯輸入法的設計過程
3.2.5 基於文本編輯輸入法的設計過程
3.3 SignalProbe及SignalTapⅡ邏輯分析器
3.3.1 SignalProbe
3.3.2 SignalTapⅡ邏輯分析器
3.4 本章小結
3.5 習題
第4章 組合邏輯電路設計
第5章 時序邏輯電路設計
第6章 GW48 EDA實驗系統使用方法簡介
2.3 VHDL語言的數據類型
2.3.1 VHDL的文字規則
2.3.2 VHDL的數據對象（Data0bject）
2.3.3 VHDL的數據類型（Data Type）
2.3.4 VHDL的類型轉換
2.4 VHDL的操作符（Operator）
2.4.1 操作符的種類
2.4.2 操作符的優先權
2.4.3 邏輯操作符（LogicalOperator。）
2.4.4 關係操作符（IlelationalOperatol）
2.4.5 算術操作符（AritIlmeticOperator）
2.5 VHDL的順序語句（SequentialStatement）
2.5.1賦值語句
2.5.2 流程控制語句
2.5.3 等待語句（WAIT）
2.5.4 子程式調用語句
2.5.5 返回語句（RETURN）
2.5.6 空操作語句（NULL）
2.5.7 其他順序語句
2.6 VHDL的並行語句（ConcurTentStatement，）
2.6.1 塊語句（BlockStatement）
2.6.2 進程語句（ProcessStatement）
2.6.3並行過程調用語句（ConcurrentProcedureJail）
2.6.4 並行信號賦值語句（ConcurrentSignalAssignment）
2.6.5 元件例化語句（ComponentInstanfiat：ion）
2.6.6 生成語句（CenerateStatement）
2.7 本章小結
2.8 習題
第3章 QuartusⅡ軟體及套用
3.1 QuaitusⅡ軟體概述
3.1.1 QuailusⅡ軟體的功能簡介
3.1.2 QuariusⅡ軟體的用戶界面
3.2 基本設計流程
3.2.1 工程檔案管理
3.2.2 創建QuartusⅡ的工程
3.2.3 設計輸入方式
3.2.4 基於圖形編輯輸入法的設計過程
3.2.5 基於文本編輯輸入法的設計過程
3.3 SignalProbe及SignalTapⅡ邏輯分析器
3.3.1 SignalProbe
3.3.2 SignalTapⅡ邏輯分析器
3.4 本章小結
3.5 習題
第4章 組合邏輯電路設計
第5章 時序邏輯電路設計
第6章 GW48 EDA實驗系統使用方法簡介
