FPGA數字系統設計(2019年清華大學出版社出版的圖書)

內容簡介

本書在全面介紹FPGA器件結構、Verilog語法和經典數字邏輯設計的基礎上，著重介紹基於Vivado的FPGA開發流程、基於FPGA的基礎和高級設計技術、FPGA時序約束與時序分析方法、Zynq SoC嵌入式系統設計，最後詳細介紹CNN手寫數字識別系統的設計和實現。

全書共分兩篇：第1～5章為基礎篇，著重介紹FPGA設計的基礎知識，包括FPGA電路結構、Verilog HDL語法、經典數字邏輯設計，同時詳細講解基於Vivado的FPGA開發流程，基礎實驗涵蓋信號採集、信號傳輸、信號處理、信號輸出等信息處理全過程；第6～10章為提高篇，深入介紹FPGA的高級設計技術、FPGA的時序約束和時序分析、基於Zynq的SoC嵌入式系統設計，並以CNN手寫數字識別系統為例討論FPGA數字系統設計過程中的實現細節，綜合實驗圍繞人工智慧、多媒體處理和經典數字電路展開。

本書適合作為高等院校電子工程類、自動控制類、計算機類專業大學本科生、研究生的教學用書，同時可供對FPGA設計開發比較熟悉的開發人員、廣大科技工作者和研究人員參考。

圖書目錄

基礎篇

第1章可程式邏輯器件基礎

1.1可程式邏輯器件概述

1.2CPLD的原理與結構

1.2.1乘積項的工作原理

1.2.2CPLD的一般結構

1.3FPGA的原理與結構

1.3.1查找表的基本原理

1.3.2FPGA的結構

第2章Verilog HDL語言基礎

2.1硬體描述語言概述

2.2Verilog HDL模組的結構

2.3Verilog HDL語言要素

2.3.1標識符與關鍵字

2.3.2注釋

2.3.3四值邏輯

2.3.4常量及其表示

2.3.5數據類型

2.4表達式和運算符

2.4.1連線與複製操作符

2.4.2符號運算符

2.4.3算術運算符

2.4.4關係運算符

2.4.5邏輯運算符

2.4.6全等比較運算符

2.4.7按位運算符

2.4.8歸約運算符

2.4.9移位操作符

2.4.10條件運算符

2.4.11優先權說明

2.5Verilog HDL的行為建模

2.5.1行為描述的結構

2.5.2過程結構

2.5.3時序控制

2.5.4賦值語句

2.5.5條件與控制語句

2.5.6任務與函式結構

2.5.7可綜合與不可綜合

2.6Verilog HDL的結構化建模

2.6.1內置的基本門及其例化

FPGA數字系統設計(2019年清華大學出版社出版的圖書)

基本介紹

內容簡介

圖書目錄

相關詞條

熱門詞條