《現代數字系統設計：基於Intel FPGA可程式邏輯器件與VHD》是2020年清華大學出版社出版的圖書。
基本介紹
- 中文名：現代數字系統設計：基於Intel FPGA可程式邏輯器件與VHD
- 作者：[中國]孫延鵬、房啟志、雷斌
- 出版時間：2020年8月
- 出版社：清華大學出版社
- ISBN：9787302553007
- 類別：工學圖書
- 開本：16 開
- 裝幀：平裝-膠訂
內容簡介,圖書目錄,作者簡介,
內容簡介
本書以Quartus Prime軟體為開發平台，結合VHDL與友晶科技教育平台DE2-115編寫而成，對於基於VHDL和Quartus Prime開發的可程式邏輯器件進行詳細介紹。本書針對電子信息類學生的特點，以入門—基礎—理論—實踐為主線組織內容，書中力求理論與實踐相結合，更加注重實用性。書中大量實例都圍繞基本數字電路的VHDL描述、數據採集與處理、基本算法和數位訊號處理與數字通信技術展開，有作者獨到的見解。
圖書目錄
第1章 EDA技術概述
1.1 ASIC綜述
1.2 電子設計自動化技術
1.2.1 EDA技術的發展歷程
1.2.2 EDA技術主要內容
1.2.3 可程式邏輯器件
1.2.4 軟體開發工具
1.2.5 輸入方式
1.2.6 相關廠商概述
1.3 數字系統的設計方法
1.3.1 TopDown設計方法
1.3.2 數字系統設計的一般步驟
1.3.3 IP核介紹
1.4 EDA技術的發展趨勢
1.4.1 可程式器件的發展趨勢
1.4.2 開發工具的發展趨勢
1.4.3 輸入方式的發展趨勢
1.5 本章小結
第2章 CPLD/FPGA結構
2.1 可程式邏輯器件的基本結構及分類
2.1.1 基本結構
2.1.2 PLD器件的分類
2.2 低密度可程式邏輯器件
2.3 Intel公司的CPLD
2.3.1 MAX 3000A器件
2.3.2 MAXⅡ器件
2.4 Intel公司的FPGA
2.4.1 FPGA的優勢
2.4.2 Intel公司的FPGA器件的結構特點
2.5 Intel公司CPLD/FPGA編程和配置
2.5.1 Intel公司的USBBlaster下載電纜
2.5.2 使用USBBlaster電纜時的三種配置模式
2.5.3 採用Intel公司的晶片進行配置
2.6 本章小結
第3章 Quartus Prime軟體設計
3.1 使用Quartus Prime進行圖形化設計
3.1.1 創建工作庫
3.1.2 利用工程嚮導創建工程
3.1.3 圖形設計輸入
3.1.4 項目編譯
3.1.5 時序仿真
3.2 使用Quartus Prime進行VHDL設計
3.2.1 VHDL文本輸入
3.2.2 ModelSimAltera介紹
3.2.3 TestBench編寫
3.2.4 調用ModelSimAltera RTL仿真
3.2.5 調用ModelSimAltera 門級仿真
3.2.6 引腳分配
3.2.7 分析與綜合
3.2.8 布局與布線
3.2.9 器件編程
3.3 Quartus Prime的IP使用
3.4 SignalTapⅡ邏輯分析儀的套用
3.5 本章小結
第4章 VHDL基礎
4.1 VHDL概述
4.1.1 VHDL起源
4.1.2 VHDL的特點
4.2 VHDL的基本結構
4.2.1 庫
4.2.2 程式包
4.2.3 實體
4.2.4 結構體
4.2.5 配置
4.3 VHDL的數據及文字規則
4.3.1 VHDL文字規則
4.3.2 VHDL數據對象
4.3.3 VHDL數據類型
4.3.4 VHDL類型轉換
4.4 VHDL操作符
4.4.1 操作符種類
4.4.2 操作符的優先權
4.4.3 邏輯操作符
4.4.4 關係操作符
4.4.5 算術操作符
4.5 VHDL順序語句
4.5.1 賦值語句
4.5.2 流程控制語句
4.5.3 WAIT等待語句
4.5.4 子程式調用語句
4.5.5 返回語句
4.5.6 空操作語句
4.5.7 其他順序語句
4.6 VHDL並行語句
4.6.1塊語句
4.6.2 進程語句
4.6.3 並行過程調用語句
4.6.4 並行信號賦值語句
4.6.5 元件例化語句
4.6.6 生成語句
4.7 有限狀態機的設計
4.7.1 一般有限狀態機的設計
4.7.2 Moore型有限狀態機的設計
4.7.3 Mealy型有限狀態機的設計
4.8 VHDL TestBench
4.8.1 TestBench結構
4.8.2 常用激勵信號的產生
4.9 本章小結
第5章 CPLD/FPGA套用實踐
5.1 常用組合邏輯電路的描述
5.1.1 非門電路的設計
5.1.2 其他基本門電路的設計
5.2 基本時序邏輯電路的VHDL描述
5.2.1 D觸發器的設計
5.2.2 T觸發器的設計
5.2.3 JK觸發器的設計
5.2.4 串列移位暫存器的設計
5.2.5 分頻電路的設計
5.3 常用算法VHDL實現
5.3.1 流水線加法器的設計
5.3.2 8位乘法器的設計
5.3.3 4抽頭直接FIR濾波器的設計
5.3.4 IIR數字濾波器的設計
5.4 TestBench中隨機數的設計
5.5 二進制頻移鍵控調製與解調的VHDL實現
5.5.1 FSK調製的VHDL實現
5.5.2 FSK信號解調的VHDL實現
5.6 基於DDS信號發生器的設計
5.6.1DDS設計及原理
5.6.2 FPGA內部的DDS模組的設計與實現
5.6.3 仿真結果及說明
5.7 SD卡驅動器設計
5.7.1 SD卡電路結構
5.7.2 SD卡命令
5.7.3 SD卡數據讀取流程
5.7.4 SD卡數據讀取代碼說明
5.8 SDRAM控制器設計
5.8.1 SDRAM引腳、命令和模式暫存器介紹
5.8.2 SDRAM初始化
5.8.3 SDRAM讀寫操作
5.8.4 SDRAM自動刷新時序
5.8.5 SDRAM控制器
5.9 利用VGA接口顯示SD卡圖像數據
5.10 本章小結
第6章 DE115平台數字系統設計練習
6.13線/8線解碼器實驗
6.1.1 實驗目的
6.1.2 實驗說明
6.1.3 實驗要求
6.1.4 總結報告要求
6.2 BCD/七段顯示解碼器實驗
6.2.1 實驗目的
6.2.2 實驗說明
6.2.3 實驗要求
6.2.4 總結報告要求
6.3 模擬74LS160計數器實驗
6.3.1 實驗目的
6.3.2 實驗說明
6.3.3 實驗要求
6.3.4 總結報告要求
6.4 多路彩燈控制器的設計
6.4.1 實驗目的
6.4.2 實驗說明
6.4.3 實驗要求
6.4.4 總結報告要求
6.5 分頻器的設計
6.5.1 實驗目的
6.5.2 實驗說明
6.5.3 實驗要求
6.5.4 總結報告要求
6.6 數字頻率計的設計
6.6.1實驗目的
6.6.2 實驗說明
6.6.3 實驗要求
6.6.4 總結報告要求
6.7 數字鐘的設計
6.7.1 實驗目的
6.7.2 實驗說明
6.7.3 實驗要求
6.7.4 總結報告要求
6.8 正弦信號發生器
6.8.1 實驗目的
6.8.2 實驗說明
6.8.3 任意頻率信號發生器的實現原理
6.8.4 實驗要求
6.8.5 總結報告要求
6.9 數字電壓表的設計
6.9.1 實驗目的
6.9.2 實驗原理
6.9.3 實驗要求
6.9.4 總結報告要求
6.10 LCD1602控制器的設計
6.10.1 實驗目的
6.10.2 實驗原理
6.10.3 實驗要求
6.10.4 總結報告要求
6.11 UART控制器的設計
6.11.1 實驗目的
6.11.2 實驗原理
6.11.3 實驗要求
6.11.4 總結報告要求
6.12 VGA控制器的設計
6.12.1 實驗目的
6.12.2 實驗原理
6.12.3 實驗要求
6.12.4 總結報告要求
6.13 本章小結
第7章 DE2115開發平台
7.1 DE2115平台介紹
7.2 DE2115主要套用電路介紹
7.2.1 FPGA晶片配置
7.2.2 按鈕和撥動開關的使用
7.2.3 LED的使用
7.2.4 七段數碼管的使用
7.2.5 時鐘電路的使用
7.2.6 LCD模組的使用
7.2.7 VGA的使用
7.2.8 24bit音頻編解碼晶片的使用
7.2.9 RS232串口的使用
7.2.10 PS2的使用
7.2.11 千兆乙太網的使用
7.2.12 TV解碼器的使用
7.2.13 USB的使用
7.2.14 IR模組的使用
7.2.15 SRAM模組的使用
7.2.16 SDRAM的使用
7.2.17 Flash的使用
7.2.18 E2PROM的使用
7.2.19 SD卡的使用
7.2.20 GPIO的使用
7.3 本章小結
參考文獻
作者簡介
孫延鵬教授，遼寧省高校優秀青年骨幹教師，電子信息工程國j級特色專業負責人，遼寧省遙感套用協會常務理事。主要研究方向為電磁兼容、航空電子信息系統、雷達信號處理和嵌入式系統套用。主編EDA類教材兩部，其中遼寧省規劃教材一部發表論文40餘篇，其中被SCI、EI、ISTP收錄30餘篇。
