EDA技術（第2版）

內容簡介

本書共6個項目，分別為認識EDA技術及可程式邏輯器件；全加器電路設計；三人多數表決器電路的VHDL設計；簡易8路搶答器電路設計；計時器電路設計；交通燈控制器電路設計計。項目的設定從簡到繁，從原理圖設計到VHDL設計，系統介紹CPLG/FPGA的設計開發過程。

本書可作為高職高專院校電子信息類專業的“電子CAD”和“EDA技術”課程的教材或課程設計指導書。

圖書目錄

項目1認識EDA技術及可程式邏輯器件

任務1.1認識EDA技術

1.1.1EDA技術的發展歷程

1.1.2EDA常用軟體

任務1.2認識可程式邏輯器件

1.2.1可程式邏輯器件分類

1.2.2可程式邏輯器件的發展

1.2.3可程式邏輯器件主要生產廠商及典型器件

1.2.4可程式邏輯器件的基本結構

1.2.5Altera公司的可程式邏輯器件

項目24位全加器電路設計

任務2.11位全加器的圖形設計輸入

2.1.1開發工具Quartus Ⅱ簡介

2.1.2PLD的設計開發流程

2.1.31位全加器的圖形設計輸入

任務2.21位全加器的設計編譯與仿真

2.2.1PLD的設計編譯與設計仿真

2.2.21位全加器的設計編譯

2.2.31位全加器的設計仿真

任務2.31位全加器的硬體設計

2.3.1PLD的設計編程與配置

2.3.21位全加器的電路結構

2.3.31位全加器的設計下載

2.3.41位全加器的硬體設計與驗證

任務2.44位全加器的層次化圖形設計

2.4.1底層電路圖形符號的創建與調用

2.4.24位全加器的層次化圖形設計輸入

2.4.34位全加器的設計編譯與功能仿真

2.4.44位全加器的硬體電路與實現

2.4.54位全加器電路設計中匯流排的套用

項目33人多數表決器電路的VHDL設計

任務3.1認識VHDL語言

3.1.1VHDL語言的程式結構

3.1.2VHDL的數據結構

3.1.3全加器的VHDL實體描述

任務3.2基本門電路的VHDL設計

3.2.1VHDL的結構體描述方式

3.2.2信號賦值語句

3.2.3基本門電路的VHDL設計

任務3.33人多數表決器電路設計

3.3.13人多數表決器的邏輯行為

3.3.23人多數表決器的設計

3.3.33人多數表決器的硬體電路設計與實現

項目4簡易8路搶答器電路設計

任務4.1編碼器的VHDL設計

4.1.1進程(PROCESS)語句

4.1.2IF語句

4.1.3普通編碼器的VHDL設計

4.1.4優先編碼器的VHDL設計

任務4.2解碼器的VHDL設計

EDA技術（第2版）

基本介紹

內容簡介

圖書目錄

相關詞條

熱門詞條