EDA技術(第2版)

EDA技術(第2版)

《EDA技術(第2版)》是2016年6月清華大學出版社出版的圖書,作者是吳翠娟、武艷、徐進。

基本介紹

  • 書名:EDA技術(第2版)
  • 作者:吳翠娟、武艷、徐進
  • ISBN:9787302429678
  • 定價:34元
  • 出版社:清華大學出版社
  • 出版時間:2016年6月
內容簡介,圖書目錄,

內容簡介

本書共6個項目,分別為認識EDA技術及可程式邏輯器件;全加器電路設計;三人多數表決器電凶束鴉承路的VHDL設計;簡易8路搶答器電路設計;計時器電路設計;交通燈控制器電路設計計。項目的設定從簡到繁,從原理圖設計到VHDL設計,系統介紹CPLG/FPGA的設計開發過程。
本書可作為高職高專院校電子信息類專業的“電子CAD”和“EDA技術”課程的教材或課程設計指導書。

圖書目錄

項目1認識EDA技術及可程式邏輯器件
任務1.1認識EDA技術
1.1.1EDA技術的發展歷程
1.1.2EDA常用軟體
任務1.2認識可程式邏輯器件
1.2.1可程式邏輯器件分類
1.2.2可程式邏輯器件的發展
1.2.3可程式邏輯器件主要生產廠商及典型器件
1.2.4可程式邏輯器件的基本結構
1.2.5Altera公司的可程式邏輯器件
項目24位全加器電路設計
任勸射樂務2.11位全加器的圖形設計輸入
2.1.1開發工具Quartus Ⅱ簡介
2.1.2PLD的設計開發流程
2.1.31位全加器的圖形設計輸入
任務2.21位全加器的設計編譯與仿真
2.2.1PLD的設計編譯與設計仿真
2.2.21位全加器的設計編譯
2.2.31位全加器的設計仿真
任務2.31位全加器的硬體設計
2.3.1PLD的設計編程與配置
2.3.21位全加器的電路結構
2.3.31位全加器的設計下載
2.3.41位全加器的硬體設計與驗證
任務2.44位全加器的層次化圖形設計
2.4.1底層歸煉電路圖形符號的創建與調用
2.4.24位全加器的層次化圖形設計輸入
2.4.34位全加器的設計編譯與功能仿真
2.4.44位全加器的硬體電虹道櫻路與實現
2.4.54位全加器電路設計中匯流排的套用
項目33人多數表決器電路的VHDL設計
任務3.1認識VHDL語言
3.1.1VHDL語言的程式結構
3.1.2VHDL的數據結構
3.1.3全加器的VHDL實體描述
任務3.2基本門電路的VHDL設計
3.2.1VHDL的結構體描述方式
3.2.2信號賦值語句
3.2.3基本門電路的VHDL設計
任務3.33人多數表決器電路設計
3.3.13人多數表決器的邏輯行為
3.3.23人多數表決器的設計
3.3.33人多數表決器的硬體電路設計與實現
項目4簡易8路搶答器電路設計
任務4.1編碼器的VHDL設計
4.1.1進程(PROCESS)語句
4.1.2IF語句
4.1.3普通編碼器的VHDL設計
4.1.4優匙虹舟先編碼器的VHDL設計
任務4.2解碼器的VHDL設計
4.2.1變數說明與賦值語句
4.2.2CASE語句
4.2.3普通解碼器
4.2.4顯示解碼器
任務4.3搶答組號顯示電路的設計
4.3.1搶答組號顯示電路的結構
4.3.2搶答組號顯示電路的FPGA設計
4.3.3搶答蜜芝采殼組號顯示電路的硬體電路與實現
任務4.4鎖存器的VHDL設府充匙計
4.4.1時鐘信號的表示方法
4.4.2鎖存器的VHDL設計
4.4.3常用觸發器的VHDL設計
任務4.5簡易8路搶答器的設計
4.5.1搶答組號1~8的顯示電路的FPGA設計
4.5.2簡易8路搶答器的FPGA設計
4.5.3簡易8路搶答器的硬體設計與實現
項目5計時器電路設計
任務5.1計數器的VHDL設計
5.1.1計數器設計相關概念
5.1.2加計數器的VHDL設計
5.1.3減計數器的VHDL設計
5.1.4可逆計數器的VHDL設計
5.1.5計時器中計數器的VHDL設計
任務5.2秒脈衝產生電路的VHDL設計
5.2.1固定分頻器的VHDL設計
5.2.2可預置分頻器的VHDL設計
5.2.3占空比為50%的分頻器VHDL設計
5.2.4秒脈衝產生電路的VHDL設計
任務5.3動態掃描顯示電路的設計
5.3.1塊結構BLOCK語句
5.3.2位碼信號產生電路的VHDL設計
5.3.3顯示數據選擇器的VHDL設計
5.3.4動態掃描顯示電路的FPGA設計
5.3.5動態掃描顯示電路的硬體設計
任務5.4計時器電路的設計
5.4.1元件例化語句
5.4.2計時器電路的結構描述設計
5.4.3計時器電路的硬體電路與實現
項目6交通燈控制器電路設計
任務6.1有限狀態機的VHDL設計
6.1.1有限狀態機的基本結構
6.1.2有限狀態機的VHDL進程結構
6.1.3用戶自定義數據類型定義語句
6.1.4串列數據檢測器有限狀態機的VHDL設計
任務6.2有限狀態機的圖形化設計
6.2.1有限狀態機的圖形化設計步驟
6.2.2串列數據檢測器有限狀態機的圖形化設計
任務6.3交通燈控制器的VHDL設計
6.3.1交通燈控制器的狀態轉換圖
6.3.2倒計時電路的設計
6.3.3倒計時顯示電路的設計
6.3.4交通燈控制器主控電路的設計
6.3.5交通燈控制器的FPGA設計
附錄全加器的MAX+plusⅡ平台設計開發
參考文獻
4.3.1搶答組號顯示電路的結構
4.3.2搶答組號顯示電路的FPGA設計
4.3.3搶答組號顯示電路的硬體電路與實現
任務4.4鎖存器的VHDL設計
4.4.1時鐘信號的表示方法
4.4.2鎖存器的VHDL設計
4.4.3常用觸發器的VHDL設計
任務4.5簡易8路搶答器的設計
4.5.1搶答組號1~8的顯示電路的FPGA設計
4.5.2簡易8路搶答器的FPGA設計
4.5.3簡易8路搶答器的硬體設計與實現
項目5計時器電路設計
任務5.1計數器的VHDL設計
5.1.1計數器設計相關概念
5.1.2加計數器的VHDL設計
5.1.3減計數器的VHDL設計
5.1.4可逆計數器的VHDL設計
5.1.5計時器中計數器的VHDL設計
任務5.2秒脈衝產生電路的VHDL設計
5.2.1固定分頻器的VHDL設計
5.2.2可預置分頻器的VHDL設計
5.2.3占空比為50%的分頻器VHDL設計
5.2.4秒脈衝產生電路的VHDL設計
任務5.3動態掃描顯示電路的設計
5.3.1塊結構BLOCK語句
5.3.2位碼信號產生電路的VHDL設計
5.3.3顯示數據選擇器的VHDL設計
5.3.4動態掃描顯示電路的FPGA設計
5.3.5動態掃描顯示電路的硬體設計
任務5.4計時器電路的設計
5.4.1元件例化語句
5.4.2計時器電路的結構描述設計
5.4.3計時器電路的硬體電路與實現
項目6交通燈控制器電路設計
任務6.1有限狀態機的VHDL設計
6.1.1有限狀態機的基本結構
6.1.2有限狀態機的VHDL進程結構
6.1.3用戶自定義數據類型定義語句
6.1.4串列數據檢測器有限狀態機的VHDL設計
任務6.2有限狀態機的圖形化設計
6.2.1有限狀態機的圖形化設計步驟
6.2.2串列數據檢測器有限狀態機的圖形化設計
任務6.3交通燈控制器的VHDL設計
6.3.1交通燈控制器的狀態轉換圖
6.3.2倒計時電路的設計
6.3.3倒計時顯示電路的設計
6.3.4交通燈控制器主控電路的設計
6.3.5交通燈控制器的FPGA設計
附錄全加器的MAX+plusⅡ平台設計開發
參考文獻

相關詞條

熱門詞條

聯絡我們