基本介紹
- 中文名：EDA技術與Verilog HDL（第3版）
- 作者：黃繼業、陳龍、潘松
- 出版社：清華大學出版社
- 出版時間：2017年12月
- 定價：49.8 元
- ISBN：9787302486657
內容簡介,圖書目錄,
內容簡介
本書系統地介紹了EDA 技術和Verilog HDL 硬體描述語言，將Verilog HDL 的基礎知識、編程技巧和實用方法與實際工程開發技術在Quartus II 上很好地結合起來，使讀者通過本書的學習能迅速了解並掌握EDA 技術的基本理論和工程開發實用技術，為後續的深入學習和發展打下堅實的理論與實踐基礎。
筆者依據高校課堂教學和實驗操作的規律與要求，並以提高學生的實際工程設計能力和自主創新能力為目的，合理編排全書內容。全書共分為7 個部分：EDA 技術的概述、Verilog HDL 語法知識及其實用技術、Quartus II 及LPM 宏模組的詳細使用方法、有限狀態機設計技術、16 位實用CPU 設計技術及創新實踐項目、基於ModelSim 的Test Bench 仿真技術，以及基於MATLAB 和DSP Builder 平台的EDA 設計技術及大量實用系統設計示例。除個別章節外，大多數章節都安排了相應的習題和大量針對性強的實驗與設計項目。書中列舉的Verilog HDL 示例都經編譯通過或經硬體測試通過。
本書主要面向高等院校本、專科的EDA 技術和Verilog HDL 語言基礎課，推薦作為電子工程、通信、工業自動化、計算機套用技術、電子對抗、儀器儀表、數位訊號或圖像處理等學科專業和相關實驗指導課的教材用書或主要參考書，同時也可作為電子設計競賽、FPGA 開發套用的自學參考書。與此教材配套的還有 CAI 教學課件、實驗指導課件、實驗源程式和實驗設計項目相關的詳細技術資料等，讀者都可免費索取。
圖書目錄
第 1 章概述 1
1.1 EDA 技術 1
1.2 EDA 技術套用對象 2
1.3 常用的硬體描述語言 4
1.4 EDA 技術的優勢 6
1.5 面向FPGA 和CPLD 的開發流程 7
1.5.1 設計輸入 7
1.5.2 綜合 8
1.5.3 適配（布線布局） 10
1.5.4 仿真 10
1.5.5 RTL 描述 11
1.6 可程式邏輯器件 11
1.6.1 PLD 的分類 11
1.6.2 PROM 可程式原理 12
1.6.3 GAL 14
1.7 CPLD 的結構與可程式原理 16
1.8 FPGA 的結構與工作原理 18
1.8.1 查找表邏輯結構 18
1.8.2 Cyclone 4E 系列器件的結構原理 19
1.8.3 內嵌Flash 的FPGA 器件 22
1.9 硬體測試技術 22
1.9.1 內部邏輯測試 22
1.9.2 JTAG 邊界掃描測試 23
1.10 編程與配置 23
1.11 Quartus II 25
1.12 IP 核 26
1.13 EDA 的發展趨勢 27
習題 28
第2 章程式結構與數據類型 29
2.1 Verilog 程式結構 29
2.1.1 Verilog 模組的表達方式 30 2.1.2 Verilog 模組的連線埠信號名和連線埠模式 30
2.1.3 Verilog 信號類型定義 31
2.1.4 Verilog 模組功能描述 32
2.2 Verilog 的數據類型 32
2.2.1 net 網線類型 33
2.2.2 wire 網線型變數的定義方法 33
2.2.3 register 暫存器類型 34
2.2.4 reg 暫存器型變數的定義方法 34
2.2.5 integer 類型變數的定義方法 35
2.2.6 存儲器類型 35
2.3 Verilog 文字規則 37
2.3.1 Verilog 的4 種邏輯狀態 37
2.3.2 Verilog 的數字表達形式 37
2.3.3 數據類型表示方式 38
2.3.4 常量 . 38
2.3.5 標識符、關鍵字及其他文字規則 . 40
2.3.6 參數定義關鍵字parameter 和localparam 的用法 41
習題 42
第3 章行為語句 43
3.1 過程語句 43
3.1.1 always 語句 43
3.1.2 always 語句在D 觸發器設計中的套用 45
3.1.3 多過程套用與異步時序電路設計 45
3.1.4 簡單加法計數器的Verilog 表述 46
3.1.5 initial 語句 47
3.2 塊語句 49
3.3 case 條件語句 49
3.4 if 條件語句 51
3.4.1 if 語句的一般表述形式 51
3.4.2 基於if 語句的組合電路設計 52
3.4.3 基於if 語句的時序電路設計 53
3.4.4 含異步復位和時鐘使能的D 觸發器的設計 55
3.4.5 含同步復位控制的D 觸發器的設計 56
3.4.6 含清零控制的鎖存器的設計 57
3.4.7 時鐘過程表述的特點和規律 58
3.4.8 實用加法計數器設計 59
3.4.9 含同步預置功能的移位暫存器設計 61 3.4.10 關注if 語句中的條件指示 62
3.5 過程賦值語句 63
3.6 循環語句 64
3.6.1 for 語句 64
3.6.2 while 語句 65
3.6.3 repeat 語句 66
3.6.4 forever 語句 67
3.7 任務與函式語句 67
習題 69
第4 章 FPGA 硬體實現 71
4.1 代碼編輯輸入和系統編譯 71
4.1.1 編輯和輸入設計檔案 71
4.1.2 創建工程 72
4.1.3 約束項目設定 73
4.1.4 全程綜合與編譯 75
4.1.5 RTL 圖觀察器套用 76
4.2 時序仿真測試 77
4.3 硬體測試 80
4.3.1 引腳鎖定 80
4.3.2 編譯檔案下載 82
4.3.3 通過JTAG 口對配置晶片進行間接編程 83
4.3.4 USB-Blaster 驅動程式安裝方法 84
4.4 電路原理圖設計流程 85
4.4.1 設計一個半加器 85
4.4.2 完成全加器頂層設計 87
4.4.3 對全加器進行時序仿真和硬體測試 87
4.5 利用屬性表述實現引腳鎖定 88
4.6 SignalTap II 的用法 90
4.7 編輯SignalTap II 的觸發信號 95
4.8 安裝Quartus II 13.1 說明 95
習題 100
實驗與設計 100
實驗4-1 多路選擇器設計實驗 100
實驗4-2 十六進制7 段數碼顯示解碼器設計 101
實驗4-3 8 位硬體乘法器設計實驗 102
實驗4-4 套用宏模組設計數字頻率計 103
實驗4-5 計數器設計實驗 . 107實驗4-6 數碼掃描顯示電路設計 107
實驗4-7 半整數與奇數分頻器設計 108
第5 章運算符與結構描述語句 110
5.1 運算操作符 110
5.1.1 按位邏輯操作符 110
5.1.2 邏輯運算操作符 111
5.1.3 算術運算操作符 111
5.1.4 關係運算操作符 112
5.1.5 BCD 碼加法器設計示例 113
5.1.6 縮位操作符 114
5.1.7 並位操作符 114
5.1.8 移位操作符用法 115
5.1.9 移位操作符用法示例 115
5.1.10 條件操作符 116
5.2 連續賦值語句 117
5.3 例化語句 118
5.3.1 半加器設計 118
5.3.2 全加器設計 119
5.3.3 Verilog 例化語句及其用法 119
5.4 參數傳遞語句套用 121
5.5 用庫元件實現結構描述 122
5.6 編譯指示語句 124
5.6.1 宏定義命令語句 124
5.6.2 檔案包含語句 'include 125
5.6.3 條件編譯命令語句'ifdef、'else、'endif 125
5.7 keep 屬性套用 126
5.8 SignalProbe 使用方法 128
習題 130
實驗與設計 131
實驗5-1 高速硬體除法器設計實驗 131
實驗5-2 不同類型的移位暫存器設計實驗 132
實驗5-3 基於Verilog 代碼的頻率計設計 132
實驗5-4 8 位加法器設計實驗 133
實驗5-5 VGA 彩條信號顯示控制電路設計 134
第6 章 LPM宏模組用法 138
6.1 調用計數器宏
