《CadenceAllegro進階實戰與高速PCB設計》是2020年5月電子工業出版社出版的圖書，作者是羅新林。
基本介紹
- 書名：CadenceAllegro進階實戰與高速PCB設計
- 作者：羅新林
- 出版社：電子工業出版社
- 出版時間：2020年5月
- 頁數：332 頁
- 定價：79 元
- 開本：16 開
- ISBN：9787121388125
- 字數：531千字
- 版次：01-01
內容簡介,圖書目錄,
內容簡介
本書依據Cadence公司目前的主流版本Allegro 16.6工具為基礎，詳細介紹了基於FPGA的高速板卡PCB設計的整個流程，其中的設計方法和設計技巧更是結合了筆者多年的設計經驗。全書共18章，主要內容除介紹Allegro軟體一些必要的基本操作和技巧外，還包括高速PCB設計精華內容，如疊層阻抗設計、高級技巧、STM32核心板PCB設計、DDR3設計、DDR4設計和八層機頂盒主機板PCB設計，結合2-8層案例做了具體的分析與講解。 本書是結合具體的案例來展開的，筆者在書中所講解的內容旨在告訴讀者如何去做項目，每個流程階段的設計方法是怎么樣的，哪些東西該引起我們的注意和重視，一些重要的模組該如何去處理……結合實際的案例，配合大量的圖表示意，力圖針對該板卡案例，以最直接簡單的方式，讓讀者更快掌握其中的設計方法與技巧，實用性和專業性非常強。
圖書目錄
目 錄
第1章 Cadence Allegro軟體概述和安裝（1）
1.1 PCB設計軟體介紹（1）
1.2 硬體系統配置要求（1）
1.3 Cadence Allegro 16.6軟體安裝（2）
1.4 Cadence Allegro 16.6軟體配置（4）
第2章 基於STM32核心板的OrCAD原理圖設計（7）
2.1 原理圖設計流程（7）
2.2 創建原理圖工程（8）
2.3 新建、刪除及重命名原理圖（9）
2.4 原理圖規範（12）
2.4.1 設定可視柵格和捕捉柵格（12）
2.4.2 設定紙張大小（13）
2.4.3 設定右下角標題（14）
2.5 快捷鍵介紹（18）
2.6 載入元器件庫（19）
2.7 放置和刪除元器件（21）
2.8 元器件的連線（24）
2.9 原理圖的DRC檢查（27）
2.10 常見問題及解決辦法（30）
2.10.1 導線十字交叉但未連線（30）
2.10.2 元器件編號重複（31）
2.10.3 檢查VCC和GND是否短路（31）
2.10.4 在原理圖中複製元器件（32）
2.10.5 在原理圖中對元器件進行90°旋轉（32）
2.10.6 在原理圖中對元器件進行X軸旋轉或Y軸旋轉（32）
2.10.7 在原理圖中搜尋（32）
2.10.8 瀏覽Parts（33）
第3章 Allegro SPB環境設定（35）
3.1 User Preference常用操作設定（35）
3.2 Design Parameter Editor參數設定（53）
3.2.1 “Display”標籤頁（53）
3.2.2 “Design”標籤頁（55）
3.3 格點的設定（58）
3.3.1 格點設定的基本原則（58）
3.3.2 Allegro格點的設定方法及技巧（58）
3.4 常用圖層及其顏色可見設定（61）
3.4.1 圖層設定界面介紹（61）
3.4.2 圖層顏色設定方法（65）
第4章 快捷鍵的設定（66）
4.1 使用alias和funckey命令設定快捷鍵（66）
4.2 設定環境變數（67）
4.3 查看當前快捷鍵設定（68）
4.4 Script的錄製與快捷鍵的添加（68）
4.5 skill檔案的使用（71）
4.6 Stroke的錄製與使用（72）
第5章 Allegro PCB元器件封裝設計和封裝庫管理（73）
5.1 焊盤的命名規則（73）
5.1.1 貼片SMD焊盤的命名（73）
5.1.2 通孔外掛程式焊盤的命名（74）
5.2 焊盤的創建（75）
5.2.1 焊盤編輯器界面的介紹（75）
5.2.2 貼片焊盤的設計（77）
5.2.3 通孔焊盤的設計（79）
5.3 封裝創建實例（81）
5.4 用軟體嚮導創建封裝（86）
第6章 設計信息的導入（91）
6.1 創建PCB檔案（91）
6.2 手動設計板框和定位孔（92）
6.2.1 板框設計（92）
6.2.2 定位孔的設計（94）
6.3 導入結構圖及板框設計（95）
6.4 導入網表到PCB（98）
6.4.1 原理圖生成網表（98）
6.4.2 網表的導入（99）
6.4.3 放置元器件（101）
6.5 導出網表時常見的錯誤和解決方法（102）
6.5.1 編號重複（102）
6.5.2 未分配封裝（104）
6.5.3 同一個Symbol中引腳號重複（104）
6.5.4 同一個Symbol中引腳名重複（105）
6.5.5 封裝屬性中包含非法字元（106）
6.5.6 元器件缺少引腳號（106）
6.6 導入網表時常見的錯誤和解決方法（107）
6.6.1 導入的路徑下沒有檔案（107）
6.6.2 找不到元器件的封裝檔案（107）
6.6.3 缺少封裝的焊盤（107）
6.6.4 網表與封裝的引腳號不匹配（108）
第7章 布局設計（109）
7.1 布局的設定（109）
7.1.1 顯示的設定（110）
7.1.2 圖層的設定（110）
7.1.3 格點的設定（113）
7.2 添加元器件禁布區域（114）
7.3 互動式布局（115）
7.4 布局常用命令（117）
7.4.1 移動元器件（117）
7.4.2 複選元器件（118）
7.4.3 旋轉元器件（119）
7.4.4 對齊元器件（119）
7.4.5 鏡像元器件（120）
7.4.6 飛線的開啟和關閉（120）
7.4.7 電源的地屬性設定（120）
7.4.8 替代封裝命令（122）
7.4.9 Swap命令（123）
7.4.10 查詢命令（123）
7.4.11 測量命令（124）
7.5 提取封裝庫（124）
7.6 更新封裝（125）
7.7 布局的基本順序和思路（125）
7.8 布局的常規約束原則（126）
7.9 元器件的排列原則（126）
第8章 高速多層板的疊層阻抗設計（127）
8.1 PCB板材及參數特性（127）
8.1.1 敷銅板的定義及結構（127）
8.1.2 銅箔的定義及套用（127）
8.1.3 PCB板材分類（129）
8.1.4 半固化片的形成及特性（130）
8.1.5 PCB基材常見的性能指標（131）
8.2 阻抗計算（以一個八層板為例）（134）
8.2.1 微帶線阻抗計算（134）
8.2.2 帶狀線阻抗計算（136）
8.2.3 共面波導阻抗計算（137）
8.2.4 阻抗計算的幾個注意事項（138）
8.3 高速多層板的疊層設計思路（139）
8.3.1 合理的層數（139）
8.3.2 電源層和地平面作為參考平面時兩者的作用與區別（141）
8.3.3 電源層、地平面和信號平面的相對位置（142）
8.3.4 基於SI/PI、EMC和DFM的疊層原則（144）
8.4 疊層阻抗設計實例講解（145）
8.4.1 四層板疊層阻抗設計實例（147）
8.4.2 六層板疊層阻抗設計實例（148）
8.4.3 假八層及如何避免假八層設計（150）
8.4.4 八層板疊層阻抗設計實例（152）
8.5 Altium Designer 20的疊層管理器介紹（156）
第9章 約束規則設定（158）
9.1 約束管理器介紹（158）
9.2 信號的分類（159）
9.2.1 Net Class的創建（159）
9.2.2 Bus的創建（161）
9.3 物理約束規則的設定（162）
9.3.1 設定Physical約束的Default規則（162）
9.3.2 設定Physical約束的擴展規則（163）
9.3.3 為Net Class添加Physical約束（164）
9.4 間距約束規則的設定（164）
9.4.1 設定Spacing約束的Default規則（164）
9.4.2 設定Spacing約束的擴展規則（165）
9.4.3 為Net Class添加Spacing約束（166）
9.5 Same Net Spacing約束（166）
9.6 區域約束（167）
9.7 Electrical約束（169）
9.7.1 Electrical約束介紹（169）
9.7.2 Relative Propagation Delay（170）
9.7.3 Allegro幾種等長規則的設定方法（170）
9.8 差分信號的約束（175）
9.8.1 創建差分對（175）
9.8.2 差分對的Physical約束（178）
9.8.3 差分對的Spacing約束（178）
9.8.4 差分對的Electrical約束（179）
9.9 約束規則的使能開關設定（181）
第10章 布線設計（187）
10.1 Allegro布線的常用操作（187）
10.1.1 Add Connect指令選項卡詳解（187）
10.1.2 Working Layers的用法（189）
10.1.3 Add Connect的右鍵選單命令（190）
10.1.4 布線時的常用設定（190）
10.1.5 布線調整Slide指令選項卡詳解（191）
10.1.6 改變走線寬度和布線層Change命令的用法（192）
10.1.7 快速等間距修線Spread Between Voids命令的用法（193）
10.1.8 快速布線最佳化Custom Smooth命令的用法（194）
10.2 布線常用技巧與經驗分享（195）
10.3 修線常用技巧與經驗分享（199）
10.4 Fnout處理（202）
10.5 等長繞線（203）
10.6 差分相位等長繞線（203）
10.7 布線的基本原則（204）
10.8 布線的基本順序（204）
10.9 布線層的規劃（205）
10.10 布線的基本思路（205）
第11章 電源層與地平面的處理及敷銅設計（207）
11.1 電源層與地平面處理的基本原則（208）
11.1.1 載流能力（208）
11.1.2 電源通道和濾波（209）
11.1.3 直流壓降（211）
11.1.4 參考平面（212）
11.1.5 其他要求（213）
11.2 電源層與地平面的分割（214）
11.2.1 電源層與地平面負片銅皮的處理（215）
11.2.2 電源層與地平面正片銅皮的處理（218）
11.3 銅皮的繪製和編輯（222）
第12章 PCB設計的後處理（224）
12.1 絲印的處理（224）
12.1.1 字型參數的設定（224）
12.1.2 絲印設計的常規要求（225）
12.1.3 絲印的重命名及返標（226）
12.2 尺寸的標註（228）
12.2.1 線性標註（229）
12.2.2 角度標註（230）
12.2.3 添加指引線（230）
12.2.4 直徑尺寸的標註（230）
12.2.5 半徑尺寸的標註（232）
12.2.6 與尺寸的標註相關的操作說明（232）
12.3 PCB生產工藝技術檔案說明（233）
12.4 輸出光繪檔案前需要檢查的項目與流程（234）
12.4.1 基於Check List的檢查（235）
12.4.2 Dispaly Status的檢查（235）
12.4.3 Dangling Lines和Dangling Vias的檢查（236）
12.4.4 單點網路的檢查（237）
第13章 光繪和相關檔案的參數設定與輸出（239）
13.1 鑽孔檔案的設定及生成（239）
13.2 Rou檔案的設定與生成（240）
13.3 鑽孔表的處理及生成（242）
13.3.1 鑽孔公差的處理（242）
13.3.2 相同孔徑的鑽孔處理（242）
13.3.3 鑽孔符號的處理（243）
13.3.4 鑽孔表的生成（244）
13.4 光繪檔案的設定與輸出（245）
13.4.1 光繪檔案中各層的命名及對應層的內容（245）
13.4.2 光繪檔案中各項參數的設定及其輸出（246）
13.5 輸出IPC網表（248）
13.6 輸出貼片坐標檔案（248）
13.7 輸出結構檔案（249）
第14章 Cadence Allegro軟體的高級功能（251）
14.1 Allegro限高規則的設定（251）
14.2 Allegro生成盲埋孔及其標記與顏色顯示的設定（252）
14.3 Allegro靜態銅的避讓操作及其避讓規則的設定（256）
14.4 Allegro PDF原理圖與PCB進行互動式布局（257）
14.5 Allegro第三方網表導入的PCB如何與SCH進行互動式布局（258）
14.6 Allegro整板元器件的編號重排（258）
14.7 Allegro部分元器件的編號重排（260）
14.8 Allegro重命名元器件編號返標原理圖（261）
14.9 Allegro T形節點的創建及其等長規則的設定（262）
14.10 Allegro的Design Compare功能對比PCB的異同（265）
14.11 Allegro如何進行削盤處理（267）
14.12 Allegro快速進行自動連線（267）
14.13 Allegro的背鑽設計（268）
14.14 Allegro的Gloss控制器用法（272）
第15章 入門實例：STM32核心板的PCB設計（277）
15.1 創建PCB檔案（277）
15.2 STM32核心板的布局（278）
15.3 STM32核心板規則的設定（278）
15.3.1 間距規則的設定（279）
15.3.2 設計規則之Physical（線寬和過孔）（280）
15.4 STM32核心板的布線（282）
15.5 STM32核心板的敷銅（284）
第16章 DDR3記憶體的相關知識及PCB設計方法（287）
16.1 四片DDR3 Flyby結構的設計（287）
16.1.1 DDR3的信號及分組（287）
16.1.2 四片DDR3 Flyby結構的布局（287）
16.1.3 VDD、VREF和VTT等電源的處理（290）
16.1.4 地址線的Fanout（292）
16.1.5 數據線和地址線的互連（293）
16.1.6 數據線和地址線的等長處理（293）
16.2 兩片DDR3 T形結構的設計（293）
16.3 DDR3設計要求匯總（295）
第17章 綜合實例：DDR4的設計（297）
17.1 DDR4的信號分組（297）
17.2 DDR4的布局要求（297）
17.3 DDR4的布線要求（298）
17.4 DDR4走線的線寬和線間距（299）
17.5 DDR4的等長要求（300）
17.6 DDR4的電源處理（301）
第18章 八層機頂盒主機板的PCB設計（303）
18.1 設計背景（303）
18.2 產品的功能框圖與電源樹形圖（304）
18.3 疊層的阻抗設計（305）
18.4 乙太網接口電路的PCB設計（306）
18.5 USB3.0接口電路的PCB設計（308）
18.6 HDMI接口電路的PCB設計（309）
18.7 音頻模擬電路的PCB設計（310）
18.8 無線WiFi射頻電路的PCB設計（311）
18.9 主電源模組DCDC的PCB設計（313）
