《基於Cadence Allegro的FPGA高速板卡設計》是2018年電子工業出版社出版的圖書、作者是深圳市英達維諾電路科技有限公司。
基本介紹
- 中文名：基於Cadence Allegro的FPGA高速板卡設計
- 作者：深圳市英達維諾電路科技有限公司
- 出版時間：2018年5月
- 出版社：電子工業出版社
- 頁數：372 頁
- ISBN：9787121341120
- 定價：79 元
- 開本：16 開
- 裝幀：平裝-膠訂
內容簡介,圖書目錄,作者簡介,
內容簡介
本書以Cadence公司目前的主流版本Allegro16.6工具為基礎，詳細介紹了基於FPGA的高速板卡PCB設計的整個流程。其中的設計方法和設計技巧更是結合了筆者多年的設計經驗。全書共18章，主要內容除了介紹軟體的一些基本操作和技巧外，還包括高速PCB設計的精華內容，如層疊阻抗設計、高速串列信號的處理、射頻信號的PCB設計、PCIe的基礎知識及其金手指的設計要求，特別是在規則設定方面結合案例做了具體的分析和講解。本書結合具體的案例展開，其內容旨在告訴讀者如何去做項目，每個流程階段的設計方法是怎樣的，哪些東西該引起我們的注意和重視，一些重要的模組該如何去處理等。結合實際的案例，配合大量的圖表示意，並配備實際操作視頻，力圖針對該板卡案例，以*直接、簡單的方式，讓讀者更快地掌握其中的設計方法和技巧，因此實用性和專業性非常強。書中的技術問題及後期推出的一系列增值視頻，會通過論壇（www.dodopcb.com）進行交流和公布，讀者可交流與下載。
圖書目錄
目錄
1.1 OrCAD導出Allegro網表
1.2 Allegro 導入OrCAD網表前的準備
1.3 Allegro導入OrCAD網表
1.4 放置元器件
1.5 OrCAD導出Allegro網表常見錯誤解決方法
1.5.1 位號重複
1.5.2 未分配封裝
1.5.3 同一個Symbol中出現Pin Number重複
1.5.4 同一個Symbol中出現Pin Name重複
1.5.5 封裝名包含非法字元
1.5.6 元器件缺少Pin Number
1.6 Allegro導入OrCAD網表常見錯誤解決方法
1.6.1 導入的路徑沒有檔案
1.6.2 找不到元器件封裝
1.6.3 缺少封裝焊盤
1.6.4 網表與封裝引腳號不匹配
第2章 LP Wizard和Allegro創建封裝
2.1 LP Wizard的安裝和啟動
2.2 LP Wizard軟體設定
2.3 Allegro軟體設定
2.4 運用LP Wizard製作SOP8封裝
2.5 運用LP Wizard製作QFN封裝
2.6 運用LP Wizard製作BGA封裝
2.7 運用LP Wizard製作Header封裝
2.8 Allegro元件封裝製作流程
2.9 導出元件庫
2.10 PCB上更新元件封裝
第3章 快捷鍵設定
3.1 環境變數
3.2 查看當前快捷鍵設定
3.3 Script的錄製與快捷鍵的添加
3.4 快捷鍵的常用設定方法
3.5 skill的使用
3.6 Stroke錄製與使用
第4章 Allegro設計環境及常用操作設定
4.1 User Preference常用操作設定
4.2 Design Parameter Editor參數設定
4.2.1 Display選項卡設定講解
4.2.2 Design選項卡設定講解
4.3 格點的設定
4.3.1 格點設定的基本原則
4.3.2 Allegro格點的設定方法及技巧
第5章 結構
5.1 手工繪製板框
5.2 導入DXF檔案
5.3 重疊頂、底層DXF檔案
5.4 將DXF中的文字導入到Allegro
5.5 Logo導入Allegro
5.6 閉合的DXF轉換成板框
5.7 不閉合的DXF轉換成板框
5.8 導出DXF結構圖
第6章 布局
6.1 Allegro布局常用操作
6.2 飛線的使用方法和技巧
6.3 布局的工藝要求
6.3.1 特殊元件的布局
6.3.2 通孔元件的間距要求
6.3.3 壓接元件的工藝要求
6.3.4 相同模組的布局
6.3.5 PCB板輔助邊與布局
6.3.6 輔助邊與母板的連線方式：V-CUT和郵票孔
6.4 布局的基本順序
6.4.1 整板禁布區的繪製
6.4.2 互動式布局
6.4.3 結構件的定位
6.4.4 整板信號流向規劃
6.4.5 模組化布局
6.4.6 主要關鍵晶片的布局規劃
第7章 層疊阻抗設計
7.1 PCB板材的基礎知識
7.1.1 覆銅板的定義及結構
7.1.2 銅箔的定義、分類及特點
7.1.3 PCB板材的分類
7.1.4 半固化片（prepreg或pp）的工藝原理
7.1.5 pp（半固化片）的特性
7.1.6 pp（半固化片）的主要功能
7.1.7 基材常見的性能指標
7.1.8 pp（半固化片）的規格
7.1.9 pp壓合厚度的計算說明
7.1.10 多層板壓合後理論厚度計算說明
7.2 阻抗計算（以一個8層板為例）
7.2.1 微帶線阻抗計算
7.2.2 帶狀線阻抗計算
7.2.3 共面波導阻抗計算
7.2.4 阻抗計算的注意事項
7.3 層疊設計
7.3.1 層疊和阻抗設計的幾個階段
7.3.2 PCB層疊方案需要考慮的因素
7.3.3 層疊設定的常見問題
7.3.4 層疊設定的基本原則
7.3.5 什麼是假8層
7.3.6 如何避免假8層
7.4 fpga高速板層疊阻抗設計
7.4.1 生益的S1000-2板材參數介紹
7.4.2 fpga板層疊確定
7.4.3 Cross Section界面介紹
7.4.4 12層板常規層壓結構
7.4.5 PCIe板卡各層銅厚、芯板及pp厚度確定
7.4.6 阻抗計算及各層阻抗線寬確定
第8章 電源地處理
8.1 電源地處理的基本原則
8.1.1 載流能力
8.1.2 電源通道和濾波
8.1.3 直流壓降
8.1.4 參考平面
8.1.5 其他要求
8.2 電源地平面分割
8.2.1 電源地負片銅皮處理
8.2.2 電源地正片銅皮處理
8.3 常規電源的種類介紹及各自的設計方法
8.3.1 電源的種類
8.3.2 POE電源介紹及設計方法
8.3.3 48V電源介紹及設計方法
8.3.4 開關電源的設計
8.3.5 線性電源的設計
第9章 高速板卡PCB整板規則設定
9.1 整板信號的分類
9.1.1 電源地類
9.1.2 關鍵信號類（時鐘、復位）
9.1.3 50Ω射頻信號類
9.1.4 75Ω阻抗線類
9.1.5 100Ω差分信號分類
9.1.6 85Ω差分信號分類
9.1.7 匯流排的分類
9.2 物理類規則的建立
9.2.1 單端物理約束需要設定的幾個參數講解
9.2.2 Default/50Ω單端信號類規則建立
9.2.3 電源地類規則建立
9.2.4 50Ω單端射頻信號類規則建立
9.2.5 75Ω單端信號類規則建立
9.2.6 100Ω差分信號類規則建立
9.2.7 85Ω差分信號類規則建立
9.2.8 1.0BGA的物理區域規則建立
9.2.9 0.8BGA的物理區域規則建立
9.2.1 過孔參數的設定
9.3 物理類規則分配
9.3.1 電源地類規則分配
9.3.2 50Ω單端射頻信號類規則分配
9.3.3 75Ω單端信號類規則分配
9.3.4 100Ω差分信號類規則分配
9.3.5 85Ω差分信號類規則分配
9.3.6 1.0BGA的物理區域規則的分配和用法
9.4 間距規則設定
9.4.1 Spacing約束的Default參數設定
9.4.2 關鍵信號（時鐘、復位）的Spacing類規則設定
9.4.3 差分信號的Spacing類規則設定
9.4.4 RF信號的Spacing類規則設定
9.4.5 1.0BGA的Spacing類規則設定
9.4.6 0.8BGA的Spacing類規則設定
9.4.7 同網路名間距規則設定
9.5 間距類規則分配
9.6 等長規則設定
第10章布線
10.1 Allegro布線的常用基本操作
10.1.1 Add Connect指令選項卡詳解
10.1.2 Working Layers的用法
10.1.3 Add Connect右鍵選單常用命令講解
10.1.4 拉線常用設定推薦
10.1.5 布線調整Slide指令選項卡詳解
10.1.6 改變走線寬度和布線層的Change命令的用法
10.1.7 快速等間距修線
10.1.8 進行布線最佳化的Custom Smooth命令的用法
10.2 布線常用技巧與經驗分享
10.3 修線常用技巧與經驗分享
10.4 常見元件Fanout處理
10.4.1 SOP/QFP等密間距元件的Fanout
10.4.2 分離元件（小電容）的Fanout
10.4.3 分離元件（排阻）的Fanout
10.4.4 分離元件（BGA下小電容）的Fanout
10.4.5 分離元件（Bulk電容）的Fanout
10.4.6 BGA的Fanout
10.5 常見BGA布線方法和技巧
10.5.1 1.0mm pitch BGA的布線方法和技巧
10.5.2 0.8mm pitch BGA的布線方法和技巧
10.5.3 0.65mm pitch BGA的布線方法和技巧
10.5.4 0.5mm pitch BGA布線方法和技巧
10.5.5 0.4mm pitch BGA布線方法和技巧
10.6 布線的基本原則及思路
10.6.1 布線的基本原則
10.6.2 布線的基本順序
10.6.3 布線層面規劃
10.6.4 布線的基本思路
第11章 PCIe信號的基礎知識及其金手指設計要求
11.1 PCIe匯流排概述
11.2 PCIe匯流排基礎知識介紹
11.2.1 數據傳輸的拓撲結構
11.2.2 PCIe匯流排使用的信號
11.3 PCIe金手指的設計要求
11.3.1 金手指的封裝和板厚要求
11.3.2 金手指下方平面處理
11.3.3 金手指焊盤出線和打孔要求
11.3.4 PCIe電源處理
11.3.5 PCIe AC耦合電容的處理
11.3.6 PCIe差分信號的阻抗和布線要求
第12章 HSMC高速串列信號處理
12.1 HSMC高速信號介紹及其設計要求
12.1.1 HSMC高速信號介紹
12.1.2 HSMC布線要求
12.1.3 HSMC布局要求
12.2 HSMC信號規則設定
12.3 HSMC 扇出
12.4 HSMC高速信號的布線
12.4.1 差分線通用布線要求
12.4.2 參考平面
12.4.3 BGA內部出線
12.4.4 差分對內等長處理及繞線要求
第13章 射頻信號的處理
13.1 射頻信號的相關知識
13.2 射頻的基礎知識介紹
13.3 射頻板材的選用原則
13.4 射頻板布局設計要求
13.5 射頻板的層疊阻抗和線寬要求
13.5.1 4層板射頻阻抗設計分析
13.5.2 常規多層板射頻阻抗設計分析
13.6 射頻布線設計要求
13.6.1 射頻布線的基本原則
13.6.2 射頻布線的注意事項
第14章 DDR3記憶體的相關知識及PCB設計方法
14.1 DDR記憶體的基礎知識
14.1.1 存儲器簡介
14.1.2 記憶體相關工作流程與參數介紹
14.1.3 記憶體容量的計算方法
14.1.4 DDR、DDR2、DDR3各項參數介紹及對比
14.2 DDR3互連通路拓撲
14.2.1 常見互連通路拓撲結構介紹及其種類
14.2.2 DDR3 T形及Fly_by拓撲的套用分析
14.2.3 Write leveling功能與Fly_by拓撲
14.3 DDR3四片Fly_by結構設計
14.3.1 DDR3信號說明及分組
14.3.2 布局
14.3.3 VDD、VREF、VTT等電源處理
14.3.4 DDR3信號線的Fanout
14.3.5 數據線及地址線互連
14.3.6 數據線及地址線等長規則設定
14.3.7 等長繞線
14.4 DDR3兩片T形結構設計
第15章 常用接口設計
15.1 乙太網口
15.2 USB接口
15.3 HDMI接口設計
15.4 DVI接口設計
15.5 VGA接口設計
15.6 SATA接口設計
15.7 Micro SD卡
15.8 音頻接口
15.9 JTAG接口
15.10 串口電路設計
第16章 PCB設計後處理
16.1 絲印的處理
16.1.1 字型參數的設定
16.1.2 絲印設計的常規要求
16.1.3 絲印重命名及反標
16.2 尺寸標註
16.3 PCB生產工藝技術檔案說明
16.4 輸出光繪前需要檢查的項目和流程
16.4.1 基於Check List的檢查
16.4.2 Display Status的檢查
16.4.3 Dangling Lines、Dangling Via 的檢查
16.4.4 單點網路的檢查
第17章 光繪和相關檔案的參數設定及輸出
17.1 鑽孔檔案的設定及生成
17.2 rou檔案的設定及生成
17.3 鑽孔表的處理及生成
17.3.1 鑽孔公差的處理
17.3.2 相同孔徑的鑽孔處理
17.3.3 鑽孔符號的處理
17.3.4 鑽孔表的生成
17.4 光繪檔案的各項參數設定及輸出
17.4.1 光繪各層命名及層的內容
17.4.2 設定光繪檔案各項參數並輸出
17.5 輸出IPC網表
17.6 輸出貼片坐標檔案
17.7 輸出結構檔案
第18章 光繪檔案的檢查項及CAM350常用操作
18.1 光繪檔案的導入
18.2 光繪層的排序
18
作者簡介
深圳市英達維諾電路科技有限公司成立於2016年5月，專注於硬體研發、高速PCB設計、SI\PI仿真、EMC設計整改、企業培訓、PCB制板、SMT貼裝等服務。公司骨幹設計團隊具有10年以上研發經驗，具有系統設計、EMC、SI及DFM等成功設計經驗。超過2000款高速PCB設計項目，貼近客戶需求，以客戶滿意為工作準則。公司願景： 成為中國一流的硬體外包設計服務商！ 戰略定位： 聯合後端優秀製造資源，傾力打造業務高度集中的專才型企業，為客戶提供專業精品服務。
