《Cadence高速電路板設計與仿真（第6版）——原理圖與PCB設計》是2018年電子工業出版的圖書，作者是周潤景、李艷、任自鑫。
基本介紹
- 中文名：Cadence高速電路板設計與仿真（第6版）——原理圖與PCB設計
- 作者：周潤景,李艷,任自鑫
- 出版時間：2018年01月
- 出版社： 電子工業出版社
- 頁數：456 頁
- ISBN：9787121332623
- 定價：88 元
- 開本：16 開
內容簡介,作者簡介,圖書目錄,
內容簡介
本書以Cadence Allegro SPB 17.2為基礎，從設計實踐的角度出發，以具體電路的PCB設計流程為順序，深入淺出地詳盡講解元器件建庫、原理圖設計、布局、布線、規則設定、報告檢查、底片檔案輸出、後處理等PCB設計的全過程。本書的內容主要包括原理圖辣背漿輸入及元器件數據集成管理環境的使用、中心庫的開發、PCB設計工具的使用，以及後期電路設計處理需要掌握的各項技能等。本書內容豐富，敘述簡明扼要，既適合從事PCB設計的中、高級讀者閱讀，也可作為電催獄迎子及相關專業PCB設計的教學用書。
作者簡介
周潤景教授，中國電子學會高級會員，IEEE/EMBS會員，國家自然科學基金項目“高速數字系統的信號與電源完整性聯合設計與最佳化”等多項國家級、省部級科研項目負責人，主要從事模式識別與智慧型系統、控制工程的研究與教學工作，具有豐富的教學與科研經驗。
圖書目錄
第1章 Cadence Allegro SPB 17.2簡介
1.1 概述
1.2 功能特點
1.3 設計流程
1.4 Cadence 17.2新功能介紹
第2章 Capture原理圖設計工作平台
2.1 Design Entry CIS軟體功能介紹
2.2 原理圖工作環境
2.3 設定圖紙參數
2.4 設定設計模板
2.5 設定列印屬性
第3章 製作元器件及創建元器件庫
3.1 創建單個元器件
3.1.1 直接新建元器件
3.1.2 用電子表格新建元器件
3.2 創建複合封裝元器件
3.3 大元器件的分割
3.4 創建其他元器件
第4章 創建新設計
4.1 原理圖設計規範
4.2 Capture基本名詞術語
4.3 建立新項目紋戲坑照
4.4 放置元器件
4.4.1 放置基本元器件
4.4.2 對元器件的基本操作
4.4.3 放置電源和接地符號
4.4.4 完成元器件放置
4.5 創建分級模組
4.6 修改元器件值與元器件序號
4.7 連線電路圖
4.8 標題欄的處理
4.9 添加文本和圖像
4.10 建立壓縮文檔
4.11 將原理圖輸出為PDF格式
4.12 平坦式和層次式電路圖設計
4.12.1 平坦式和層次式電路特點
4.12.2 電路圖的連線
第5章 PCB設計預處理
5.1 編輯元器件的屬性
5.2 Capture到Allegro PCB Editor的信號屬性分配
5.3 建立差分對
5.4 Capture中匯流排（Bus）的套用
5.5 原理圖繪製後續處理
5.5.1 設計規則檢查
5.5.2 為元器件自動編號
5.5.3 回注（Back Annotation）
5.5.4 自動更新元器件或網路的屬性
5.5.5 生成網路表
5.5.6 生成元器件清單和互動參考表
5.5.7 屬性參數的輸出/輸入
第6章踏故甩 Allegro的屬性設只項立臘置
6.1 Allegro的界面介紹
6.2 設定工具列
6.3 定製Allegro環境
6.4 編輯視窗控制
第7章 焊盤製作
7.1 基本概念
7.2 熱風焊盤的製作
7.3 通過孔焊盤的製作
7.4 貼片焊盤的製作
第8章 元器件封裝的製作
8.1 封裝符號基本類型
8.2 積體電路（IC）封裝的製作
8.3 連線器（IO）封裝的製作
8.4 分立元器件（DISCRETE）封裝的製作
8.4.1 貼片的分立元器件封裝的製作
8.4.2 直插的分立元器件封裝的製作
8.4.3 自定義焊盤封裝的製作
第9章 PCB的建立
9.1 建立PCB
9.2 輸入網路表
第10章 設定設計規則
10.1 間距規則設定
10.2 物理規則設定
10.3 設定設計約束（Design Constraints）
10.4 設定元器件/網路屬性
第11章 布局
11.1 規劃PCB
11.2 手工擺放元器件
11.3 快乘仔甩速擺放元器件
第12章 高級布局
12.1 顯示飛線
12.2 交換
12.3 使用ALT_SYMBOLS屬性擺放
12.4 按Capture原理圖頁進行擺放
12.5 原理圖與Allegro互動擺放
12.6 自動布局
12.7 使用PCB Router自動布局
第13章 敷銅
13.1 基本概念
13.2 為平面層建立Shape
13.3 分割平面
13.4 分割複雜平面
第14章 布線
14.1 布線的基腿拒本原則
14.2 布線的相關命令
14.3 定義布線的格點
14.4 手工布線
14.5 扇出（Fanout By Pick）
14.6 群組布線
14.7 自動布線的準備工作
14.8 自動布線
14.9 控制並編輯線
14.9.1 控制線的長度
14.9.2 差分布線
14.9.3 高速網路布線
14.9.4 45°角布線調整（Miter By Pick）
14.9.5 改善布線的連線
14.10 最佳化布線（Gloss）
第15章 後處理
15.1 重命名元器件序號
15.2 文字面調整
15.3 回注（Back Annotation）
第16章 加入測試點
16.1 產生測試點
16.2 修改測試點
第17章 PCB加工前的準備工作
17.1 建立絲印層
17.2 建立報告
17.3 建立Artwork檔案
17.4 建立鑽孔圖
17.5 建立鑽孔檔案
17.6 輸出底片檔案
17.7 瀏覽Gerber檔案
17.8 在CAM350中檢查Gerber檔案
第18章 Allegro其他高級功能
18.1 設定過孔的焊盤
18.2 更新元器件封裝符號
18.3 Net和Xnet
18.4 技術檔案的處理
18.5 設計重用
18.6 DFA檢查
18.7 修改env檔案
18.8 資料庫防寫
5.4 Capture中匯流排（Bus）的套用
5.5 原理圖繪製後續處理
5.5.1 設計規則檢查
5.5.2 為元器件自動編號
5.5.3 回注（Back Annotation）
5.5.4 自動更新元器件或網路的屬性
5.5.5 生成網路表
5.5.6 生成元器件清單和互動參考表
5.5.7 屬性參數的輸出/輸入
第6章 Allegro的屬性設定
6.1 Allegro的界面介紹
6.2 設定工具列
6.3 定製Allegro環境
6.4 編輯視窗控制
第7章 焊盤製作
7.1 基本概念
7.2 熱風焊盤的製作
7.3 通過孔焊盤的製作
7.4 貼片焊盤的製作
第8章 元器件封裝的製作
8.1 封裝符號基本類型
8.2 積體電路（IC）封裝的製作
8.3 連線器（IO）封裝的製作
8.4 分立元器件（DISCRETE）封裝的製作
8.4.1 貼片的分立元器件封裝的製作
8.4.2 直插的分立元器件封裝的製作
8.4.3 自定義焊盤封裝的製作
第9章 PCB的建立
9.1 建立PCB
9.2 輸入網路表
第10章 設定設計規則
10.1 間距規則設定
10.2 物理規則設定
10.3 設定設計約束（Design Constraints）
10.4 設定元器件/網路屬性
第11章 布局
11.1 規劃PCB
11.2 手工擺放元器件
11.3 快速擺放元器件
第12章 高級布局
12.1 顯示飛線
12.2 交換
12.3 使用ALT_SYMBOLS屬性擺放
12.4 按Capture原理圖頁進行擺放
12.5 原理圖與Allegro互動擺放
12.6 自動布局
12.7 使用PCB Router自動布局
第13章 敷銅
13.1 基本概念
13.2 為平面層建立Shape
13.3 分割平面
13.4 分割複雜平面
第14章 布線
14.1 布線的基本原則
14.2 布線的相關命令
14.3 定義布線的格點
14.4 手工布線
14.5 扇出（Fanout By Pick）
14.6 群組布線
14.7 自動布線的準備工作
14.8 自動布線
14.9 控制並編輯線
14.9.1 控制線的長度
14.9.2 差分布線
14.9.3 高速網路布線
14.9.4 45°角布線調整（Miter By Pick）
14.9.5 改善布線的連線
14.10 最佳化布線（Gloss）
第15章 後處理
15.1 重命名元器件序號
15.2 文字面調整
15.3 回注（Back Annotation）
第16章 加入測試點
16.1 產生測試點
16.2 修改測試點
第17章 PCB加工前的準備工作
17.1 建立絲印層
17.2 建立報告
17.3 建立Artwork檔案
17.4 建立鑽孔圖
17.5 建立鑽孔檔案
17.6 輸出底片檔案
17.7 瀏覽Gerber檔案
17.8 在CAM350中檢查Gerber檔案
第18章 Allegro其他高級功能
18.1 設定過孔的焊盤
18.2 更新元器件封裝符號
18.3 Net和Xnet
18.4 技術檔案的處理
18.5 設計重用
18.6 DFA檢查
18.7 修改env檔案
18.8 資料庫防寫
