《Cadence PCB設計與制板》是2005 年4月電子工業出版社出版的圖書，作者是周潤景、袁偉亭、劉曉濱。
基本介紹
- 書名：Cadence PCB設計與制板
- 作者：作者是周潤景、袁偉亭、劉曉濱
- ISBN：7121010488
- 頁數：371頁
- 出版社：電子工業出版社
- 出版時間：2005 年4月
- 開本：16開
- 叢書名： 嵌入式系統與單片機系列叢書
內容簡介,目錄,
內容簡介
本書介紹cadence公司的pcb設計工具，以實際pcb板的設計流程為例子，詳盡講解如何完成原理圖設計、原理圖符號的製作、pcb板元件的封裝設計、板框設定、元件的布局、pcb板的布線及輸出文檔。本書不僅介紹了pcb設計工具的使用方法，還介紹了高速pcb的設計理論。通過本書的學習，讀者可以掌握使用cadence公司pcb工具設計高質量pcb板的方法。本書力求簡明、實用、全面、系統，使讀者能在較短的時間內掌握該設計工具的精髓。
本書既適合於初學cadence公司pcb設計工具的讀者，也適合於有一定電路板設計基礎的讀者。可作為高校電子及相關專業師生教學或自學用書，也可以作為從事高級電子產品開發設計人員的必備手冊
目錄
第1章 軟體安裝及license設定
1.1 概述
1.2 軟體安裝
1.3 license設定
第2章 用capture進行原理圖設計
2.1 原理圖設計規範
2.1.1 一般規則和要求
2.1.2 信號完整性及電磁兼容性考慮
2.1.3 pcb 完成後原理圖與pcb的對應
2.2 設定原理圖設計工作平台
2.2.1 設定顏色
2.2.2 設定格點屬性
2.2.3 雜項的設定
2.2.4 配置設計圖紙
2.2.5 設定其他參數
2.2.6 設定列印屬性
2.3 創建新設計
2.3.1 製作元件及創建元件庫
2.3.2 建立項目
2.3.3 繪製原理圖
.2.3.4 創建分級模組
2.3.5 標題欄的處理
2.4 pcb層預處理
2.4.1 元件的屬性
2.4.2 添加文本和圖像
2.4.3 原理圖繪製的後續處理
2.4.4 生成網表
2.4.5 生成元件清單
2.4.6 設計重用
習題
第3章 allegro的屬性設定
3.1 allegro界面介紹
3.2 定製allegro環境
3.2.1 設定drawing size
3.2.2 設定drawing options
3.2.3 設定text size
3.2.4 設定格點
3.2.5 設定subclasses選項
3.2.6 設定b/bvia
3.2.7 電路板的預覽功能
3.2.8 設定自動保存功能
3.3 定義和運行腳本
3.4 設定工具列
3.5 元件的基本操作
3.5.1 元件的移動
3.5.2 元件的複製
3.5.3 元件的翻轉
3.5.4 元件的旋轉
3.5.5 元件的刪除
3.6 信號線的基本操作
3.6.1 更改信號線的寬度
3.6.2 刪除信號線
3.6.3 改變信號線的拐角
3.6.4 刪除信號線拐角
3.7 顯示詳細信息
3.8 編輯視窗控制
3.8.1 滑鼠按鈕功能
3.8.2 畫面控制
3.8.3 使用stroke
3.8.4 設定快捷鍵
3.9 常用元件屬性
3.10 常用信號線屬性
3.10.1 一般屬性
3.10.2 長度屬性
3.10.3 等長屬性
3.10.4 差分對屬性
3.11 設定元件屬性
3.11.1 元件加入fixed屬性
3.11.2 元件刪除fixed屬性
3.11.3 設定信號線min-line-width屬性
3.11.4 刪除信號線min-line-width屬性
3.11.5 設定差分對屬性
習題
第4章 高速pcb設計知識
4.1 高速pcb的基本概念
4.1.1 電子系統設計所面臨的挑戰
4.1.2 高速電路的定義
4.1.3 高速信號的確定
4.1.4 傳輸線
4.1.5 傳輸線效應
4.2 pcb設計前的準備工作
4.2.1 設計前的準備工作
4.2.2 電路板的層疊
4.2.3 串擾和阻抗控制
4.2.4 重要的高速節點
4.2.5 技術選擇
4.2.6 預布線階段
4.2.7 避免傳輸線效應的方法
4.3 高速pcb布線
4.3.1 高速pcb信號線的布線基本原則
4.3.2 地線設計
4.4 布線後信號完整性仿真
4.4.1 布線後信號完整性仿真的意義
4.4.2 模型的選擇
4.5 提高抗電磁干擾能力的措施
4.5.1 需要特別注意抗電磁干擾的系統
4.5.2 應採取的抗干擾措施
4.6 測試與比較
第5章 建立元件庫
5.1 基本概念
5.2 正方形有鑽孔的padstack的建立方法
5.2.1 設定begin layer層即top層
5.2.2 設定default internal層
5.2.3 設定end layer層
5.2.4 設定soldermask_top層
5.2.5 設定soldermask_bottom層
5.2.6 查看報表
5.3 圓形有鑽孔的padstack的建立方法
5.4 smt的padstack的建立方法
5.5 thermal relief的元件的建立方法
5.6 手工建立dip14元件的方法
5.7 利用嚮導建立soic14元件的方法
習題
第6章 電路板的建立
6.1 建立mechanical symbol
6.2 建立電路板
6.3 放置定位孔元件
6.4 放置光學定位元件
6.5 設定工作格點
6.6 設定擺放區間
6.7 設定預設drc值
6.8 設定預設貫穿孔
6.9 增加走線內層
6.10 讀入netlist
6.10.1 orcad capture線路圖
6.10.2 讀入netlist
習題
第7章 設計規則的設定
7.1 allegro中約束規則的設定
7.2 設定默認規範
7.3 設定和賦值高級間距規範
7.3.1 設定間距規範值（set values）
7.3.2 設定間距的type屬性
7.3.3 添加規範值
7.3.4 設定assignment table
7.4 設定和賦值高級物理規範
7.4.1 設定物理規範網路屬性
7.4.2 添加規範值
7.4.3 設定assignment table
7.5 建立設計規範的檢查
習題
第8章 擺放元件（布局）
8.1 手動擺放元件
8.2 自動擺放元件
8.3 隨機擺放
8.4 自動布局
8.5 設定room
8.6 擺放調整
8.7 交換（swap）
8.7.1 管腳交換（pins swap）
8.7.2 功能交換（functions swap）
8.7.3 元件交換（compoments swap）
8.7.4 自動交換（auto swap）
8.8 未擺放元件報表
8.9 已擺放元件報表
習題
第9章 原理圖與allegro的互動參考
9.1 原理圖互動參考的設定方法
9.2 capture與allegro的互動
習題
第10章 建立電源/接地層
10.1 準備工作
10.2 鋪設vcc層面
10.3 鋪設gnd層面
習題
第11章 布線
11.1 布線的基本原則
11.2 布線的相關命令
11.3 設定線寬屬性
11.4 控制飛線的顯示
11.5 高亮與反高亮
11.5.1 高亮元件
11.5.2 反高亮元件
11.6 手工布線
11.7 設定手工布線的其他參數
11.7.1 定義所走過線的長度
11.7.2 設定某兩個元件或某個網路的延遲時間
11.8 扇出布線（fanout by pick）
11.9 指定網路或元件布線（route net(s) by pick）
11.10 繞線布線（elongation by pick）
11.11 45°角布線調整（miter by pick）
11.12 手工布線調整
11.12.1 調整線段
11.12.2 調整貫穿孔
11.13 自動布線
11.14 用specctra軟體進行布線
11.15 自動布線調整
11.16 覆銅
11.16.1 動態銅箔和靜態銅箔的區別
11.16.2 顯示熱焊盤
11.16.3 改變drc和顯示設定
11.16.4 編輯gnd層
11.16.5 編輯copper void
11.16.6 孤銅的處理
11.16.7 銅箔的report功能
習題
第12章 加入測試點
12.1 自動加入測試點
12.2 手工加入測試點
12.3 手動刪除測試點
習題
第13章 後處理和back annotation
13.1 元件序號的重排
13.2 文字面調整
13.3 生成鑽孔圖
13.4 back annotation
習題
第14章 產生底片檔案及報表
14.1 nc鑽孔文檔
14.2 nc加工數據
14.3 設定aperture檔案
14.4 產生底片
14.5 產生報表
習題
附錄a allegro工具列的中英文對照
附錄b 封裝類型、名稱和代號
b.1 pcb封裝的類型
b.2 封裝名稱
b.3 封裝代號
b.4 積體電路封裝圖示
b.5 積體電路引出端的編號和識別標誌
b.6 封裝外形尺寸符號的含義
b.7 封裝結構中幾個外形尺寸的說明
b.8 封裝的標準依據
b.9 各種封裝的外形尺寸
b.10 積體電路各類封裝及引線系列索引
b.11 國際上一種新的積體電路封裝命名規則介紹
參考文獻
