Cadence高速電路板設計與仿真（第6版）——原理圖與PCB設計

出版信息

叢書名：EDA套用技術

作譯者：周潤景,李艷,任自鑫

出版時間：2018-01

千字數：730

版次：01-01

頁數：456

開本：16開

I S B N ：9787121332623

內容簡介

本書以Cadence Allegro SPB 17.2為基礎，從設計實踐的角度出發，以具體電路的PCB設計流程為順序，深入淺出地詳盡講解元器件建庫、原理圖設計、布局、布線、規則設定、報告檢查、底片檔案輸出、後處理等PCB設計的全過程。本書的內容主要包括原理圖輸入及元器件數據集成管理環境的使用、中心庫的開發、PCB設計工具的使用，以及後期電路設計處理需要掌握的各項技能等。本書內容豐富，敘述簡明扼要，既適合從事PCB設計的中、高級讀者閱讀，也可作為電子及相關專業PCB設計的教學用書。

圖書目錄

第1章 Cadence Allegro SPB 17.2簡介

1.1 概述

1.2 功能特點

1.3 設計流程

1.4 Cadence 17.2新功能介紹

第2章 Capture原理圖設計工作平台

2.1 Design Entry CIS軟體功能介紹

2.2 原理圖工作環境

2.3 設定圖紙參數

2.4 設定設計模板

2.5 設定列印屬性

第3章製作元器件及創建元器件庫

3.1 創建單個元器件

3.1.1 直接新建元器件

3.1.2 用電子表格新建元器件

3.2 創建複合封裝元器件

3.3 大元器件的分割

3.4 創建其他元器件

第4章創建新設計

4.1 原理圖設計規範

4.2 Capture基本名詞術語

4.3 建立新項目

4.4 放置元器件

4.4.1 放置基本元器件

4.4.2 對元器件的基本操作

4.4.3 放置電源和接地符號

4.4.4 完成元器件放置

4.5 創建分級模組

4.6 修改元器件值與元器件序號

4.7 連線電路圖

4.8 標題欄的處理

4.9 添加文本和圖像

4.10 建立壓縮文檔

4.11 將原理圖輸出為PDF格式

4.12 平坦式和層次式電路圖設計

4.12.1 平坦式和層次式電路特點

4.12.2 電路圖的連線

第5章 PCB設計預處理

5.1 編輯元器件的屬性

5.2 Capture到Allegro PCB Editor的信號屬性分配

5.3 建立差分對

5.4 Capture中匯流排（Bus）的套用

5.5 原理圖繪製後續處理

5.5.1 設計規則檢查

5.5.2 為元器件自動編號

5.5.3 回注（Back Annotation）

Cadence高速電路板設計與仿真（第6版）——原理圖與PCB設計

基本介紹

出版信息

內容簡介

圖書目錄

相關詞條

熱門詞條