CMOS邏輯電路緩衝器

CMOS邏輯電路緩衝器，為了克服這些缺點，可以在輸出或輸入端附加反相器作為緩衝級；也可以輸出或輸入端同時都加反相器作為緩衝級。這樣組成的門電路稱為帶緩衝器的門電路。

基本信息

CMOS邏輯電路緩衝器最基本線路構成的門電路存在著抗干擾性能差和不對稱等缺點。為了克服這些缺點，可以在輸出或輸入端附加反相器作為緩衝級；也可以輸出或輸入端同時都加反相器作為緩衝級。這樣組成的門電路稱為帶緩衝器的門電路。帶緩衝輸出的門電路輸出端都是1個反相器，輸出驅動能力僅由該輸出級的管子特性決定，與各輸入端所處邏輯狀態無關。而不帶緩衝器的門電路其輸出驅動能力與輸入狀態有關。另一方面。帶緩衝器的門電路的轉移特性至少是由3級轉移特性相乘的結果，因此轉換區域窄，形狀接近理想矩形，並且不隨輸入使用端數的情況而變化、加緩衝器的門電路，抗干擾性能提高10%電源電壓。此外，帶緩衝器的門電路還有輸出波形對稱、交流電壓增益大、頻寬窄、輸入電容比較小等優點。不過，由於附加了緩衝級，也帶來了一些缺點。例如傳輸延遲時間加大，因此，帶緩衝器的門電路不適宜用在高速電路系統中。

CMOS邏輯電路緩衝器

背景知識

緩衝暫存器又稱緩衝器，它分輸入緩衝器和輸出緩衝器兩種。前者的作用是將外設送來的數據暫時存放，以便處理器將它取走；後者的作用是用來暫時存放處理器送往外設的數據。有了數控緩衝器，就可以使高速工作的CPU與慢速工作的外設起協調和緩衝作用，實現數據傳送的同步。由於緩衝器接在數據匯流排上，故必須具有三態輸出功能。

基本原理

在CPU的設計中，一般輸出線的直流負載能力可以驅動一個TTL負載，而在連線中，CPU的一根地址線或數據線，可能連線多個存儲器晶片，但現在的存儲器晶片都為MOS電路，主要是電容負載，直流負載遠小於TTL負載。故小型系統中，CPU可與存儲器直接相連，在大型系統中就需要加緩衝器。

CMOS邏輯電路緩衝器任何程式或數據要為CPU所使用，必須先放到主存儲器（記憶體）中，即CPU只與主存交換數據，所以主存的速度在很大程度上決定了系統的運行速度。程式在運行期間，在一個較短的時間間隔內，由程式產生的地址往往集中在存儲器的一個很小範圍的地址空間內。指令地址本來就是連續分布的，再加上循環程式段和子程式段要多次重複執行，因此對這些地址中的內容的訪問就自然的具有時間集中分布的傾向。數據分布的集中傾向不如程式這么明顯，但對數組的存儲和訪問以及工作單元的選擇可以使存儲器地址相對地集中。這種對局部範圍的存儲器地址頻繁訪問，而對此範圍外的地址訪問甚少的現象被稱為程式訪問的局部化（Locality of Reference）性質。由此性質可知，在這個局部範圍內被訪問的信息集合隨時間的變化是很緩慢的，如果把在一段時間內一定地址範圍被頻繁訪問的信息集合成批地從主存中讀到一個能高速存取的小容量存儲器中存放起來，供程式在這段時間內隨時採用而減少或不再去訪問速度較慢的主存，就可以加快程式的運行速度。這個介於CPU和主存之間的高速小容量存儲器就稱之為高速緩衝存儲器，簡稱Cache。不難看出，程式訪問的局部化性質是Cache得以實現的原理基礎。同理，構造磁碟高速緩衝存儲器（簡稱磁碟Cache），也將提高系統的整體運行速度。CPU一般設有一級快取（L1 Cache）和二級快取（L2 Cache）。一級快取是由CPU製造商直接做在CPU內部的，其速度極快，但容量較小，一般只有十幾K。PⅡ以前的PC一般都是將二級快取做在主機板上，並且可以人為升級，其容量從256KB到1MB不等，而PⅡ CPU則採用了全新的封裝方式，把CPU核心與二級快取一起封裝在一隻金屬盒內，並且不可以升級。二級快取一般比一級快取大一個數量級以上，另外，在CPU中，已經出現了帶有三級快取的情況。Cache的基本操作有讀和寫，其衡量指標為命中率，即在有Cache高速緩衝存儲器：
CMOS邏輯電路緩衝器上面介紹的基本都是常說的記憶體的方方面面，下面我們來認識一下高速緩衝存儲器，即Cache。我們知道，任何程式或數據要為CPU所使用，必須先放到主存儲器（記憶體）中，即CPU只與主存交換數據，所以主存的速度在很大程度上決定了系統的運行速度。程式在運行期間，在一個較短的時間間隔內，由程式產生的地址往往集中在存儲器的一個很小範圍的地址空間內。指令地址本來就是連續分布的，再加上循環程式段和子程式段要多次重複執行，因此對這些地址中的內容的訪問就自然的具有時間集中分布的傾向。數據分布的集中傾向不如程式這么明顯，但對數組的存儲和訪問以及工作單元的選擇可以使存儲器地址相對地集中。這種對局部範圍的存儲器地址頻繁訪問，而對此範圍外的地址訪問甚少的現象被稱為程式訪問的局部化（Locality of Reference）性質。由此性質可知，在這個局部範圍內被訪問的信息集合隨時間的變化是很緩慢的，如果把在一段時間內一定地址範圍被頻繁訪問的信息集合成批地從主的系統中，CPU訪問數據時，在Cache中能直接找到的機率，它是Cache的一個重要指標，與Cache的大小、替換算法、程式特性等因素有關。增加Cache後，CPU訪問主存的速度是可以預算的，64KB的Cache可以緩衝4MB的主存，且命中率都在90%以上。以主頻為100MHz的CPU（時鐘周期約為10ns）、20ns的Cache、70ns的RAM、命中率為90%計算，CPU訪問主存的周期為：有Cache時，20×0.9+70×0.1=34ns；無Cache時，70×1=70ns。由此可見，加了Cache後，CPU訪問主存的速度大大提高了，但有一點需注意，加Cache只是加快了CPU訪問主存的速度，而CPU訪問主存只是計算機整個操作的一部分，所以增加Cache對系統整體速度只能提高10~20%左右。

CMOS邏輯電路緩衝器

CMOS邏輯電路緩衝器