基於Proteus的數字電路分析與設計

圖書簡介

基於Proteus的數字電路分析與設計

• 主 編：朱清慧 李定珍
  
• 副主編：尉喬南 張燕
  
• 書代號：450300
  
• I S B N：978-7-5606-4211-6
  
• 出版日期：2016-09
  
• 印刷日期：2016-09
  

《基於Proteus的數字電路分析與設計》是西安電子科技大學出版社出版的一本圖書。

內容簡介

圖文並茂、深入淺出地介紹了數字電路的有關知識。全書共分為9章，第1~4章為基礎知識部分，主要介紹數字系統的概念、數制與碼制、門電路以及組合邏輯代數；第5章為組合邏輯電路分析與設計，以Proteus為平台，以實際器件套用電路為載體進行電路分析；第6章和第7章分別為鎖存器和觸發器、時序邏輯電路的分析與設計，同樣以Proteus為平台，介紹實際器件套用案例；第8章為脈衝波形發生器，介紹數字電路時鐘波形的產生以及波形的整形；第9章介紹了模-數和數-模轉換器。

目錄

第1章數字系統的概念

1.0概述

1.1數字量和模擬量

1.1.1模擬量和模擬電信號

1.1.2數字量和數字電信號

1.2二進制數、邏輯電平和數字波形

1.2.1二進制數

1.2.2邏輯電平

1.2.3數字波形

1.3數據傳輸

1.4基本邏輯運算

1.5基本邏輯功能

1.5.1比較功能

1.5.2算術功能

1.6數字積體電路

1.6.1集成晶片封裝

1.6.2管腳序號

1.6.3積體電路分類

1.6.4積體電路技術

第2章數制與碼制

2.0概述

2.1十進制數

2.2二進制數

2.2.1二進制的表示方式

2.2.2二進制的優點

2.2.3二進制的波形圖

2.3十進制一二進制轉換

2.3.1整數部分

2.3.2小數部分

2.4十進制算術運算

2.4.1二進制加法

2.4.2二進制減法

2.4.3二進制乘法和除法

2.5二進制數的反碼和補碼

2.5.1有符號數

2.5.2反碼和補碼

2.5.3補碼的運算

2.5.4溢出

2.6八進制數

2.6.1八進制數的表示方法

2.6.2八進制數與二進制數、十進制數之間的轉換

2.7十六進制數

2.7.1十六進制數的表示方法

2.7.2十六進制數與二進制數、十進制數之間的轉換

2.8BCD碼

2.9格雷碼和ASCII碼

2.9.1格雷碼

2.9.2ASCII碼

習題

第3章門電路

3.0概述

3.1三極體的基本開關電路

3.1.1雙極型三極體的基本開關電路

3.1.2MOSFET基本開關電路

3.1.3TTL和CMOS的邏輯電平標準

3.2TTL門電路的工作原理

3.2.1TTL反相器

3.2.2TTL與非門

3.2.3其它TTL門電路

3.3CMOS門電路

3.3.1CMOS基本邏輯門電路

3.3.2帶緩衝器的CMOS門電路

3.4其它功能門電路

3.4.1CMOS傳輸門

3.4.2三態門

3.4.3集電極開路門

3.5數字集成晶片實用常識

3.5.1數字集成晶片分類及命名

3.5.2數字集成晶片管腳的處理

習題

第4章組合邏輯代數

4.0概述

4.1布爾運算的定律和法則

4.1.1基本公式

4.1.2常用公式

4.1.3邏輯代數的基本定理
4.2邏輯函式及其表示方法
4.2.1邏輯函式
4.2.2邏輯函式的表示方法
4.2.3邏輯函式形式的轉換
4.2.4標準與或式和標準或與式
4.2.5邏輯函式形式的變換
4.3邏輯函式的化簡方法
4.3.1公式法化簡
4.3.2卡諾圖法化簡
4.4具有約束的邏輯函式的化簡
4.4.1約束項和約束條件
4.4.2具有約束的邏輯函式的公式法化簡
4.4.3具有約束的邏輯函式的卡諾圖法化簡
習題
第5章組合邏輯電路分析與設計
5.0概述
5.1組合邏輯電路的分析和設計方法
5.1.1組合邏輯電路的分析方法
5.1.2組合邏輯電路的設計方法
5.2常用組合邏輯集成晶片
5.2.1編碼器
5.2.2解碼器
5.2.3數據分配器
5.2.4數據選擇器
5.2.5加法器
5.2.6全減器
5.2.7數據比較器
5.3組合邏輯電路中的競爭和冒險
5.3.1產生競爭和冒險的原因
5.3.2消除競爭和冒險的方法
5.4總結
習題
第6章鎖存器和觸發器
6.0概述
6.1SR鎖存器
6.1.1低電平輸入有效的SR鎖存器
6.1.2高電平輸入有效的SR鎖存器
6.1.3SR鎖存器的套用
6.2觸發器
6.2.1電平觸發的觸發器
6.2.2脈衝觸發的觸發器
6.2.3邊沿觸發的觸發器
6.2.4觸發器功能匯總
6.3總結
習題
……
第7章時序邏輯電路的分析與設計
第8章脈衝波形發生器
第9章模—數和數—模轉換器
參考文獻