32位微機原理及接口技術

《32位微機原理及接口技術》是2017年西安電子科技大學出版社出版的一本圖書,作者是何蘇勤、郭青。

基本介紹

圖書簡介,內容簡介,目錄,

圖書簡介

32位微機原理及接口技術
主 編:何蘇勤、郭青
副主編:馬靜 馮曉東 韓陽 金翠雲
書代號:487700
I S B N:978-7-5606-4585-8
出版日期:2017-08
印刷日期:2017-08

內容簡介

本書基於Intel 80X86/Pentium系列微型計算機系統,緊密結合專業基礎課程的特點和要求,介紹了微型計算機的組成結構、工作原理、指令系統、存儲器、匯流排及接口技術等內容,使讀者能從套用的角度出發掌握微型計算機系統的工作原理、接口技術和彙編語言程式設計方法,並在此基礎上具備軟、硬體開發能力。

目錄

第1章 微型計算機基礎 1
1.1 微型計算機的發展及分類 1
1.2 微型計算機的體系結構及性能指標 3
1.2.1 微型計算機的硬體系統 4
1.2.2 微型計算機的軟體系統 6
1.2.3 微型計算機中指令執行的基本流程 7
1.2.4 微型計算機的技術指標 10
1.3 計算機中的數據信息 11
1.3.1 計算機中的數制 11
1.3.2 不同數制之間的轉換 12
1.3.3 計算機中定點數的格式 13
1.3.4 計算機中實數的表示 15
1.3.5 計算機中的編碼 16
習題 19
第2章 微處理器 20
2.1 微處理器的編程結構 20
2.1.1 微處理器的程式設計模型 20
2.1.2 微處理器的工作模式 25
2.1.3 實地址模式下的存儲器分段定址 26
2.2 Intel 8086微處理器 29
2.2.1 8086 CPU的內部結構 29
2.2.2 8086的引腳信號和功能 32
2.3 Intel 80X86及Pentium系列微處理器 38
2.3.1 Intel 80X86系列微處理器 38
2.3.2 Pentium微處理器 39
2.3.3 Pentium系列微處理器 48
習題 49
第3章 指令系統 50
3.1 概述 50
3.1.1 指令的格式 50
3.1.2 指令的編碼格式 50
3.2 定址方式 52
3.2.1 指令的定址方式 53
3.2.2 運算元的定址方式 53
3.3 8086指令系統 60
3.3.1 數據傳送指令 60
3.3.2 算術運算指令 67
3.3.3 邏輯運算與移位類指令 72
3.3.4 串操作指令 78
3.3.5 控制轉移指令 83
3.3.6 處理器控制指令 90
習題 93
第4章 彙編語言程式設計 95
4.1 概述 95
4.1.1 計算機語言的分類 95
4.1.2 彙編語言程式的格式 95
4.2 彙編語言的程式格式及彙編語句的分類與格式 98
4.2.1 彙編語言的程式格式 98
4.2.2 彙編語句的分類與格式 99
4.3 偽指令 103
4.3.1 處理器定義偽指令 103
4.3.2 模式定義偽指令 104
4.3.3 段定義偽指令 104
4.3.4 數據定義偽指令 106
4.3.5 符號定義偽指令 108
4.3.6 過程定義偽指令 109
4.3.7 程式計數器與定位偽指令 110
4.3.8 模組定義與結束偽指令 111
4.4 宏指令 112
4.5 彙編語言程式設計 115
4.5.1 順序結構程式設計 115
4.5.2 分支結構程式設計 117
4.5.3 循環程式設計 119
4.5.4 過程設計與調用 123
4.6 DOS和BISO系統功能調用 126
4.6.1 DOS系統功能調用 126
4.6.2 BIOS系統功能調用 130
4.7 彙編語言與C++語言混合編程 132
4.7.1 嵌入彙編 132
4.7.2 C語言調用彙編子程式 135
習題 138
第5章 存儲器 141
5.1 存儲器概述 141
5.1.1 存儲器的層次化結構 141
5.1.2 半導體存儲器的引腳定義 143
5.1.3 主存儲器的性能指標 145
5.2 半導體存儲器 145
5.2.1 半導體隨機讀寫存儲器RAM 145
5.2.2 高集成度SDRAM 147
5.3 半導體存儲器接口 154
5.3.1 存儲器與CPU的連線 154
5.3.2 存儲晶片的擴展 155
5.3.3 存儲器的地址解碼 158
5.3.4 8086的存儲器組織 161
5.3.5 動態RAM的連線 162
5.4 32位微型計算機存儲技術 163
5.4.1 32位微型計算機的存儲器接口 163
5.4.2 高速緩衝存儲器Cache 165
5.4.3 虛擬存儲器 169
習題 172
第6章 微型計算機接口與匯流排技術 174
6.1 輸入/輸出接口概述 174
6.1.1 I/O接口的基本功能 174
6.1.2 I/O接口的基本結構 175
6.1.3 I/O連線埠的編址方式 176
6.1.4 I/O連線埠的地址解碼 177
6.1.5 I/O指令 178
6.2 I/O接口的數據傳送方式 178
6.2.1 無條件傳送方式 178
6.2.2 查詢式傳送方式 179
6.2.3 中斷式傳送方式 180
6.2.4 直接存儲器存取(DMA)方式 181
6.3 微型計算機匯流排概念 184
6.3.1 匯流排的定義 184
6.3.2 匯流排特性及性能指標 185
6.3.3 匯流排的分類 186
6.3.4 匯流排的結構 187
6.3.5 層次化的PC匯流排結構及
匯流排橋 188
6.4 微型計算機匯流排的時序 189
6.4.1 匯流排操作相關概念 189
6.4.2 存儲器寫操作時序 191
6.4.3 存儲器讀匯流排周期 191
6.5 微型計算機的匯流排標準及最新匯流排技術 192
6.5.1 ISA匯流排 193
6.5.2 EISA匯流排 195
6.5.3 PCI匯流排 195
6.5.4 PCI Express匯流排 199
6.5.5 AGP匯流排 201
6.5.6 USB匯流排 201
6.5.7 高速匯流排接口IEEE 1394 205
習題 206
第7章 中斷系統 208
7.1 中斷概述 208
7.1.1 中斷的基本概念 208
7.1.2 中斷源 208
7.1.3 中斷處理過程 209
7.1.4 中斷優先權與中斷嵌套 209
7.1.5 中斷向量與中斷向量表 209
7.2 80X86中斷系統 214
7.2.1 80X86中斷管理 214
7.2.2 8086/8088中斷處理過程 214
7.3.1 8259A概述 215
7.3.2 8259A的外特性 216
7.3.3 8259A的內部結構 217
7.3.4 8259A的工作方式 218
7.3.5 8259A的編程命令 220
7.3.6 8259A在微機系統中對中斷管理的功能總結 224
7.4 8259A在32位微機中的套用 225
習題 231
第8章 可程式接口技術 232
8.1 並行通信接口8255A 232
8.1.1 並行通信概述 232
8.1.2 8255A的內部結構與引腳定義 233
8.1.3 8255A的編程命令 235
8.1.4 8255A的工作方式 238
8.1.5 8255A套用舉例 245
8.2 可程式定時計數器8253 250
8.2.1 8253的主要功能 250
8.2.2 8253的外部引腳與內部結構 251
8.2.3 8253的編程 253
8.2.4 8253的工作方式 255
8.2.5 8253套用舉例 258
8.3 串列通信接口8251A 261
8.3.1 串列通信概述 261
8.3.2 可程式串列通信接口
晶片8251A 263
8.3.3 8251A的控制字及初始化 266
8.3.4 8251A套用舉例 270
8.4 DMA控制器8237A 272
8.4.1 DMA控制器概述 272
8.4.2 8237A的內部結構與引腳功能 273
8.4.3 8237A的工作方式及初始化
編程 276
8.4.4 8237A套用舉例 281
習題 284
第9章 模擬量的輸入/輸出 285
9.1 模擬接口的組成 285
9.1.1 模/數轉換通道的組成 286
9.1.2 數/模轉換通道的組成 287
9.2 模/數轉換器及接口 288
9.2.1 模/數轉換器的主要技術指標 288
9.2.2 可程式A/D轉換器ADC0809 289
9.2.3 ADC0809與微處理器的接口 292
9.3 數/模轉換器及接口 294
9.3.1 數/模轉換器的主要技術指標 294
9.3.2 可程式D/A轉換器DAC1210 295
9.3.3 DAC1210與微處理器的接口 296
9.4 模擬量輸入/輸出綜合舉例 298
習題 300
第10章 高性能微型計算機系統的
先進技術 301
10.1 高性能微處理器採用的先進技術 301
10.2 高性能多核微處理器舉例 305
10.2.1 Intel Core系列微處理器 305
10.2.2 第六代Core微處理器的架構 306
10.2.3 第六代Core微處理器的
技術特點 307
10.3 現代PC主機板典型結構 309
10.3.1 晶片組及橋式晶片 309
10.3.2 Core PC主機板結構 310
10.3.3 Skylake平台I/O組織結構及晶片組 311
習題 314
附錄1 8086常用指令表 315
附錄2 DOS功能調用(INT21H)表 323
附錄3 BIOS中斷調用表 328
附錄4 DEBUG常用命令 332
參考文獻 334

相關詞條

熱門詞條

聯絡我們