黃水龍，中國科學院微電子研究所副研究員。
基本介紹
- 中文名：黃水龍
- 職業： 副研究員，碩士生導師
- 主要成就：2010年度中科院微電子所十佳工作者
- 職務：實驗室主任
- 職 稱：:副研究員
- 學歷：博士
- 通訊地址：北京市朝陽區北土城西路3號
- 所屬部門：射頻積體電路研究室（十一室）
基本信息,教育背景,工作簡歷,研究方向,獲獎榮譽,代表論著,科研項目,專利申請,
基本信息
姓 名: 黃水龍
性 別: 男
職 務: 實驗室主任
職 稱: 副研究員
學 歷: 博士
通訊地址: 北京市朝陽區北土城西路3號
所屬部門： 射頻積體電路研究室（十一室）
教育背景
1994年9月-1998年7月 南京航空航天大學 機械工程系 學士
1999年9月-2002年7月 華中科技大學 電力工程系 碩士
2002年9月-2007年7月 清華大學 電子工程系 博士
工作簡歷
1998年7月-1999年8月 湖北武漢181廠 技術員
2007年7月-至今 中國科學院微電子研究所 副研究員，碩士生導師
研究方向
射頻/模擬/混合積體電路設計和測試
獲獎榮譽
2010年度中科院微電子所十佳工作者
代表論著
[1] Shuilong Huang, Zhihua Wang. Phase self-calibrated scheme for zero-IF receiver, Analog Integrated Circuits and Signal Processing
[2] Shuilong Huang, Zhihua Wang. An improved charge-averaging charge-pump scheme, Analog Integrated Circuits and Signal Processing
[3] Shuilong Huang, Zhihua Wang. Behavioral modeling and simulation of fractional-N frequency synthesizer, Analog Integrated Circuits and Signal Processing
[4] Shuilong Huang, Zhihua Wang. System design consideration of highly-integrated ΣΔ fractional-n frequency synthesizer
[5] Shuilong Huang, Zhihua Wang. A dual-slope PFD/CP frequency synthesizer architecture with adaptive self-tuning algorithm, 2007 IEEE integrated Symposium on Circuit and Systems
[6] Shuilong Huang, Haiying Zhang. A fractional spur suppression technique in the fractional-N frequency synthesizer. Analog Integrated Circuits and Signal Processing
[7] 譯著：黃水龍，王小松，劉欣，武振宇，基於標準CMOS工藝的低功耗射頻電路設計，國防工業出版社
科研項目
2009年，01專項，嵌入式多模，多頻無線收發器IP核，副組長；
2009年，03專項，TD-LTE終端射頻晶片研發，副組長；
2010年，03專項，TD-LTE面向商用終端射頻晶片研發，副組長；
2011年，03專項，TD-LTE-Advanced終端射頻晶片工程樣品研發， 副組長；
2012年 03專項，TD-LTE多頻射頻商用晶片研發，副組長；
2012年 02專項，高性能 ADC IP，項目負責人；
2012年 01專項，自主IP核在SoC晶片中的批量套用（射頻），組長；
2013年 多頻段射頻IP晶片研發，公司委託項目，項目負責人。
專利申請
1. 可實現頻段選擇的自校正鎖相環頻率綜合器
2. 用於快速建立寬鎖定範圍鎖相環頻率綜合器中的擴展鑒相鑒頻器/電荷泵結構
3. 基於鎖相環頻率綜合器套用的改進的數字鎖定指示器
4. 可提高帶內噪聲性能和降低功耗的鎖相環頻率綜合器結構
5. 一種可減少ΣΔ調製器量化噪聲和壓控振盪器增益的鎖相環結構
6. 可程式小數分頻器
7. 一種改進的鑒相鑒頻器/電荷泵結構
8. 低相位噪聲的正交LC振盪器結構
9. 一種可減少ΣΔ調製器量化噪聲的分數鎖相環結構
