《頻率綜合器的積體電路設計與套用》是化學工業出版社於2022年出版的書籍,作者是吳秀山著
基本介紹
- 中文名:頻率綜合器的積體電路設計與套用
- 作者:吳秀山
- 出版時間:2022年4月1日
- 出版社:化學工業出版社
- 頁數:168 頁
- ISBN:9787122404848
- 開本:16 開
- 裝幀:平裝
《頻率綜合器的積體電路設計與套用》是化學工業出版社於2022年出版的書籍,作者是吳秀山著
《頻率綜合器的積體電路設計與套用》是化學工業出版社於2022年出版的書籍,作者是吳秀山著內容簡介本書分為7章,主要講述了鎖相環與頻率合成器的數學模型分析、高階鎖相環的行為仿真、鎖相環頻率合成器中的系統噪聲研究、鎖相環頻率...
利用 ADF4350 晶片能夠設計小型化的頻率綜合器,並通過 ADIsimPLL 軟體可以仿真出相位噪聲的指標。在 2.23 GHz 時相位噪聲在偏離 1 kHz 時能夠達到至少 85 dBc /Hz, 完全能夠套用於衛星導航通信系統中。關鍵技術 在設計頻率綜合器電路時, 首先應考慮所占空間的 大 小, 同 時 還 要 考 慮 輸 出 匹 配...
積體電路設計(Integrated circuit design, IC design),亦可稱之為超大規模積體電路設計(VLSI design),是指以積體電路、超大規模積體電路為目標的設計流程。積體電路設計涉及對電子器件(例如電晶體、電阻器、電容器等)、器件間互連線模型的建立。所有的器件和互連線都需安置在一塊半導體襯底材料之上,這些組件通過...
《基於全數字鎖相環和多模無線套用的頻率綜合器研究》是依託復旦大學,由李巍擔任項目負責人的面上項目。項目摘要 眾多通信協定的提出以及不同國家地區間所用通信協定的不同給通信設備的設計提出多模集成多模可重構的要求,這種通過硬體復用的方式實現多種通信模式的支持已成為近年來通信系統和晶片研究的一個熱點。由於和...
在回顧積體電路元件特性、MOS器件物理和模型、RLC串並聯和其他振盪網路及分散式系統特點的基礎上,介紹了史密斯圓圖、S參數和頻寬估計技術;著重說明了現代高頻寬頻放大器的設計方法,詳細討論了關鍵的射頻電路模組,包括低噪聲放大器(LNA)、基準電壓源、混頻器、射頻功率放大器、振盪器和頻率綜合器。
作為綜合性的教科書和使用指南,本書為基於仿真的模擬積體電路設計提供了清晰的指導。本書逐步展示了如何有效地開發和部署用於前沿物聯網(IOT)和其他套用的模擬積體電路,是研究生和專業人士的理想選擇。本書由該領域的專家撰寫,詳細介紹了先進的仿真技術、運算放大器設計和模擬VLSI電路設計,展示了實用的、隨時可以...
《模擬積體電路的分析與設計(第4版)(翻譯版)》是現代模擬積體電路分析與設計的教材或參考書。既可以作為研究生或高年級本科生的教科書,也可作 套用工程的參考書,同時又是一本比較全面、系統的模擬積體電路方面的專著。導電性能介於導體與絕緣體之間材料,我們稱之為半導體。在電子器件中,常用的半導體材料有:元素...
《納米尺度CMOS毫米波積體電路建模及設計技術研究》是依託浙江大學,由隋文泉擔任項目負責人的面上項目。項目摘要 本項目面向標準CMOS工藝的毫米波套用這一熱點研究領域,開展45-90nm尺度下毫米波積體電路的研究。標準CMOS工藝等比例縮小原則使得其特徵頻率不斷提高,噪聲係數不斷減小,多方面的物理特性使得關於納米尺度...
模擬積體電路的主要構成電路有:放大器、濾波器、反饋電路、基準源電路、開關電容電路等。模擬積體電路設計主要是通過有經驗的設計師進行手動的電路調試,模擬而得到,與此相對應的數字積體電路設計大部分是通過使用硬體描述語言在EDA軟體的控制下自動的綜合產生。1958年,傑克·基爾比在鍺材料上用5個元件實現了一個簡單的...
~第一章集成運算放大器套用電路設計 第一節基本差動放大器設計 第二節高輸入阻抗運算放大器設計 第三節基本同相併聯差動運算放大器設計方法 第四節儀用放大器 第五節增益線性調節的差動運算放大器設計 第六節Rail-to-Rail運算放大器MAX492/MAX494/MAX495的設計與套用電路 第七節微功耗MAX4162~~MAX4164Rail-to...
中規模數據選擇起的級聯可擴展其選擇數據的路數,其功能擴展不僅可用於組合邏輯電路,而且還可用於時序邏輯電路。在組合邏輯電路中主要有以下套用:(1)級聯擴展,以增加選擇的路數、位數,可實現由多位到多位的數據傳送;(2)作邏輯函式發生器,用以實現任意組合邏輯電路的設計。大規模積體電路(Large Scale ...
在太赫茲通信、成像等領域取得了一系列國際領先的、原創性的研究成果:設計並實現了國際上首個210GHz基於基頻的全集成CMOS收發機系統、首個工作於300GHz的全集成矽基頻率綜合器晶片、以及新型基於相控陣的W波段全集成矽基成像系統等。在學術界和企業界公認的積體電路設計領域最高級別會議IEEE International Solid-State ...
模擬積體電路設計主要是通過有經驗的設計師進行手動的電路調試,模擬而得到,與此相對應的數字積體電路設計大部分是通過使用硬體描述語言在電子設計自動化(EDA)軟體的輔助下下自動完成設計、邏輯綜合、布局、布線以及版圖生成。系統晶片 系統晶片(英語:System on Chip,縮寫:SoC)是一個將電腦或其他電子系統集成到...
可見SoC在性能、成本、功耗、可靠性,以及生命周期與適用範圍各方面都有明顯的優勢,因此它是積體電路設計發展的必然趨勢。在性能和功耗敏感的終端晶片領域,SoC已占據主導地位;而且其套用正在擴展到更廣的領域。單晶片實現完整的電子系統,是IC 產業未來的發展方向。技術發展 積體電路的發展已有40年的歷史,它一直遵循...
低噪聲數字式頻率綜合器的設計 數字式頻率綜合器一般由可變分頻器、鑒頻— 鑒相器及環路濾波器、 V CO等電路組成。為了縮小體積 ,目前往往除 V CO外 ,將其餘部分均集成在一塊積體電路里。這些集成鎖相環的資料里 ,環路濾波器都用有源低通濾波器。 於是在很多套用中 ,頻率綜合器的輸出相噪都受到限制 ,達不到...
由於FPGA具有布線資源豐富,可重複編程和集成度高,投資較低的特點,在數字電路設計領域得到了廣泛的套用。FPGA的設計流程包括算法設計、代碼仿真以及設計、板機調試,設計者以及實際需求建立算法架構,利用EDA建立設計方案或HD編寫設計代碼,通過代碼仿真保證設計方案符合實際要求,最後進行板級調試,利用配置電路將相關檔案...