低相噪

隨著數字積體電路的發展 ,數字集成鎖相環在低相噪、低雜波、捷變頻雷達頻率合成器中得到了廣泛的套用。它具有簡單、可靠、體積小、易於調試和模組化等優點。現代雷達變頻間隔小 ,如採用前置分頻器 ,環路總分頻比太大 ,嚴重惡化輸出的相位噪聲。在反饋支路中使頻率下移可有效地減小分頻比。

基本介紹

• 中文名：低相噪
• 外文名：Low phase noise

頻率合成器在通信 、雷達及電子對抗等系統中起著非常重要的作用 ,隨著信息技術的不斷發展 , 對合成器的指標要求也越來越高 。頻率合成器應具有寬頻帶 、快速 、小步進 、低相噪 、低雜散等技術指標 ,這樣才能滿足整個系統的要求 。

超寬頻低相噪頻率合成器

頻率範圍為 4 ～ 16 GHz , 步進為 1 MHz 超寬頻頻率合成器套用於寬頻接收機中作本振源 。由於綜合器的相噪 、雜散直接影響接收機的動態範圍 、倒易混頻 、靈敏度等指標 ,所以這 2 項指標是綜合器的關鍵指標 。由於輸出頻率非常高 , 採用單環鎖相環實現低相噪指標是不可能的 。因為步進只有 1 MHz , 輸出 16 GHz 時分頻比 N =16 000 ,相位噪聲惡化20 lgN =84 dB ,不能滿足接收機所要求的指標 。只有儘可能減小分頻比 ,以及採用低噪聲器件 ,才能實現低相噪輸出 。選擇了類似於雙環的混頻式鎖相環方案 , 並採用了梳妝譜發生器代替傳統的大步進鎖相環 , 減少了環路所帶來的額外相位噪聲 , 最終實現了合成器低相噪指標要求 。通過在混頻環的混頻輸出後加可變分頻器 ,實現了小步進輸出 。

實現方案

合成器輸出頻率範圍非常寬 , 達到 4 倍頻程 。在這么寬的頻率範圍內單段很難實現 , 所以採用分2 段輸出 。在低段 4 ～ 8 GHz 的倍頻程頻率範圍內採用混頻式鎖相環方案實現 。高段 8 ～ 16 GHz 的頻率範圍通過低段 4 ～ 8 GHz 二倍頻實現 。其整個實現方案如圖 1 所示 。由於高段是通過低段倍頻實現 ,高段步進為 1 MHz 時 , 則低段步進為 0. 5 MHz 。與傳統的三環方案相比較 , 該方案簡單許多 ,較好地解決了小步進及低分頻比之間的矛盾 。低段的混頻式鎖相環部分是整個方案的核心部分 。混頻式鎖相環方案主要有晶振 、梳狀譜發生器 、混頻環3 部分組成 。混頻環輸出和梳狀譜輸出混頻濾波後再分頻輸出與晶振分頻輸出鑒相 , 使環路輸出最終鎖定在所要求的頻率。

選用 100 MHz 超低相噪恆溫晶體振盪器 , 其典型相位噪聲指標 為 : -130 dBc/Hz (@100 Hz ) ,-145 dBc/Hz( @1 kHz) , -155 dBc/Hz ( @10 kHz) 。梳狀譜發生器採用階躍恢復二極體實現倍頻 , 步進為 200 MHz ,其最大倍頻次數只有 78 。由於頻率太高 ,受現有器件的限制 ,單環鎖相環不容易實現大步進輸出 ,而且還會引入額外的相位噪聲 ,所以採用倍頻方案更合適 。混頻環部分的環內最大分頻比雖然為 400 , 但是由於採用了超低相噪的鑒相器 ,所以輸出仍然可以保證低相噪指標 , 同時又實現了小步進指標。

電路設計

混頻環鎖相部分實現

混頻環鎖相器採用大規模積體電路ADF4106BRU 實現 ,該器件主要特點是集成度高 , 體積小 ,功耗低 ,本底相位噪聲非常低 。其內部主要集成了數字鑒相器 、電荷泵 、參考分頻器 、雙模前置分頻器 、 A 計數器及 B 計數器 。由於集成度非常高 ,大大減少了外圍電路 , 該器件採用了 TSSOP16 腳封裝 ,體積非常小 ,這樣就可使整個電路板做小 。在 0. 5 MHz鑒相頻率時 ,其本底相噪指標可達到 -162 dBc/Hz ,這樣就保證了輸出得到很低的相噪指標 。其本底相噪指標較以往常用的鎖相積體電路高很多 。由於 ADF4106BRU 採用了電荷泵 ,其鑒相輸出為電流, 主要功能為實現環路濾波及實現電流到電壓的轉換 。與經常運用的電壓型二階有源濾波器有區別 。由於外接振盪器電壓控制範圍非常寬 ,所以採用了有源濾 波 器 。 計 算出環路參數 ,並可 根據 相位噪聲及相位餘量等指標進行最佳化 , 得到最佳的 1組環路參數 。YTO振盪器粗調電壓可加快頻率轉換時間 , 並防止環路錯鎖 。由鎖相環理論可知 , 粗調電壓引入的為高通型噪聲 , 為了加強對粗調電壓引入噪聲的抑制 ,需要環路頻寬要寬一些 ,即其中環路自由振盪頻率 ω n 設計的要較大 。這樣既可加強對粗調電壓引入噪聲的抑制 ,又可加快環路的換頻時間 。另外為了加強對鑒相頻率的抑制 ,在環路濾波器後面加入一級 LC 低通濾波器 。LC 低通的截止頻率要遠大於環路自由振盪振盪頻率 ω n ,這樣其對環路相位餘量的影響可忽略不計 。

混頻環振盪器部分實現

由於混頻環振盪器需要倍頻程的頻率範圍 ,在這么高的頻率上 , 普通 VCO 很難實現倍頻程的頻率範圍 ,只能採用分段實現 , 但這樣會使實現方案複雜 。本次設計採用了 YIG 調諧振盪器 , 簡稱 YTO 。YTO的突出優點是頻頻寬 , 線性度好 , 頻譜純度較好 ,這是普通的 VCO 所無法比擬的 ,其中 , YTO 的相位噪聲遠低於普通 VCO 。在輸出頻率為 4 ～ 8 GHz時 ,其典型相噪指標為 : -100 dBc/Hz( @10 kHz) ,-120 dBc /Hz( @100 kHz) 。

YTO是以 YIG 小球為諧振子 , 微波電晶體為有源器件的振盪器 , 其輸出頻率與內部調諧磁場有很好的線性關係 。內部調諧磁場主要由主線圈和副線圈( FM 線圈) 組成 , 前者感抗大 , 調諧慢 , 但靈敏度高 ,可用作粗調 ; 後者感抗小 ,調諧範圍窄但調諧速度快 ,可用作細調 。二者結合使用 ,有利於在既需要大範圍調諧又需要快速修正的微波頻率合成器中套用 。其中粗調端接系統控制部分產生的預製電壓 ,細調端接環路濾波器輸出 。

梳狀譜發生器實現

梳狀譜發生器實質就是倍頻器 ,倍頻器的原理就是利用器件的非線性產生諧波 , 目前常用的倍頻器件有變容二極體及階躍恢復二極體 。階躍恢復二極體同變容二極體相比 ,倍頻效率高 ,更適宜高次倍頻 。階躍恢復二極體 , 其縮寫為 SRD ,結構類似於變容二極體 。在正弦信號下 ,它會呈現與普通二極體不同的電流波形 , 對於普通二極體正向時導通 , 反向截止 ,而階躍恢復二極體在電壓反向時 ,並不立即截止 , 繼續有很大的反向電流流通 ,直到某一時刻才迅速跳變至截止 , 形成一個很陡峭的階躍 。這一階躍包含豐富的高次諧波分量 , 只要電路設計合適 , 就可從輸出電路中獲得所需要的高次諧波 , 從而實現高次倍頻 。

梳狀譜發生器主要包括偏置電路 、匹配電路 、諧振電路 、脈衝產生幾部分組成 。梳狀譜發生器後面接 YIG 濾波器 ,通過精確控制 YIG 濾波器的選擇電壓 ,就可以輸出所要求的頻率 。與採用濾波器組相比 ,實現更加簡單 ,控制更方便 。

由於整個環路輸出的相噪指標主要取決於梳狀譜發生器的相噪指標 , 而梳狀譜發生器的相噪指標基本符合 20 lgN 的相噪惡化 , 由電路引入的附加噪聲很小 。其中 N 為輸出頻率與晶振的倍頻比 。100 MHz 晶振 的 相位 噪聲 指 標為 -155 dBc/Hz(@10 kHz) , 梳 狀 譜 的 倍 頻 次 數 最 多 達 到7 800/100 =78 , 則相應的相位噪聲指標為 -155 +20lg78 =-117 dBc/Hz 。如果選擇單環方案 , 分頻比將高達 8 000/0. 5 =16 000 , 相噪將惡化 20lg16 000 =84 dB ,最終相噪只能達到 -155 +84 =-71 dBc/Hz 。

二倍頻器實現

4 ～ 8 GHz 輸出經二倍頻器後得到 8 ～ 16 GHz 的高段輸出 。二倍頻器採用HMC204C8 實現 ,該器件為 8 腳貼裝小封裝 ,輸入頻率範圍為 4 ～8 GHz , 採用無源電路設計 , 典型輸入信號電平為+15 dBm , 使用 非常 簡單 。 帶 外雜 波抑 制可 達40 dBc ,變頻損耗 16 dB , 輸入輸出無需額外匹配電路 ,使用非常簡單 。

指標分析及測試

鎖相環路是實現相位自動鎖定的控制系統 , 也就是說鎖相環屬於自動控制系統 。根據自動控制理論及各部分的數學模型 ,就可以得到鎖相環的線性相位模型及傳遞函式 ,進而推導得出鎖相環總輸出相位噪聲功率譜密度公式 。其公式及推導過程在參考文獻中都可以查到 ,這裡就不再贅述 。根據公式可知 ,晶振 、鑒相器 、運放 、混頻器 、梳狀譜發生器為低通型噪聲 ,振盪器 、預製電壓為高通型噪聲 。具體分析如下 :

①對晶振分頻後輸出噪聲 、鑒相器 、運放輸出噪聲 ,混頻環相當於低通濾波器 ,在環路頻寬內 , 噪聲惡化 20lgA , 在環路頻寬外被抑制 。低通濾波器的傳遞函式為混頻環的傳遞函式 H( S), 其中 A 為混頻輸出後的分頻比 ;

②對梳狀譜發生器輸出噪聲 、混頻器輸出噪聲混頻環相當於低通濾波器 ,其傳遞函式為 H( S), 在環路頻寬內 ,噪聲不會惡化 ,在環路頻寬外被抑制 。這也是混頻環能夠降低相位噪聲的主要原因 。

③對振盪器輸出噪聲 、預製電壓引入的噪聲 , 環路相當於高通濾波器 , 其傳遞函式為 1 -H( S), 在環路頻寬內被抑制 , 在環路頻寬外 ,噪聲保留不變 。由於混頻器及運放引入的相噪很小 , 基本上可忽略不計 。從上面分析可以得知 , 環路頻寬內的相位噪聲主要取決於晶振 、鑒相器本底噪聲及梳狀譜輸出噪聲 ,環路頻寬外的相位噪聲主要取決於振盪器的噪聲 。混頻環的雜散主要有鑒相頻率的泄漏 , 梳狀譜輸出泄漏以及由於混頻器引起的組合干擾問題 。對於鑒相頻率的抑制可通過增加輔助 LC 低通濾波器解決 。通過在混頻器部分增加射頻放大器提高隔離度 ,以及梳狀譜輸出作為信號端 ,並且輸出幅度儘量小 ,混頻輸出後加強濾波 ,空間合理布局以及加強禁止等措施可增加對梳狀譜輸出泄漏的抑制及組合干擾的抑制 。

根據自動控制理論可知 , 鎖相環存在一個是否穩定的問題 。混頻環只有合適的穩定餘量才能保證整個環路工作穩定可靠 , 並能得到好的頻譜曲線 。通過對環路的穩定性分析 ,還可以解決環路設計中的許多問題 。例如當穩定餘量不足時 , 環路頻寬處就會出現鼓包 , 使輸出頻譜曲線變差 。判斷環路是否穩定有多種方法 ,由於波特準則簡單方便 ,所以在鎖相環的穩定性分析中多採用波特準則 。相位餘量一般取 30° ～ 60° 的範圍 。環路穩定性與鑒相頻率的抑制二者之間存在矛盾 ,設計時需要折衷考慮 。通過頻譜儀對輸出進行測試 ,合成器主要技術指為 : 頻率範圍 4～ 16 GHz ,頻率步進 1 MHz，相位噪聲小於 -90 dBc/Hz(@ 10 kHz) ,雜波抑制小於 -70 dBc 。

在極高頻段內實現寬頻的低相噪頻率合成有一定的難度 ,通過混頻式鎖相環技術 , 大大降低了環路內的分頻比 ,在理論上保證了低相噪的可能性 。通過採用 YTO 實現了在極高頻段內實現了寬頻低相位噪聲振盪器 ,以及選用超低本底相噪鑒相器及低相噪晶振 ,從而在器件上保證了寬頻低相噪頻率合成器的實現 。在進行結構及印製板設計時 , 要充分考慮整體的電磁兼容問題 ,才能得到好的雜散指標。

低噪聲數字式頻率綜合器的設計

數字式頻率綜合器一般由可變分頻器、鑒頻— 鑒相器及環路濾波器、 V CO等電路組成。為了縮小體積 ,目前往往除 V CO外 ,將其餘部分均集成在一塊積體電路里。這些集成鎖相環的資料里 ,環路濾波器都用有源低通濾波器。 於是在很多套用中 ,頻率綜合器的輸出相噪都受到限制 ,達不到最佳狀態。

在大量工程套用的基礎上 ,對該部分進行了改造 ,使用無源低通比例積分濾波器來替代有源低通濾波器 ,使鎖相環的輸出相噪改善 10dB左右 ,達到了低相噪的目的。一般使用數字式頻率綜合器都是為了滿足輸出頻頻寬、頻率步進小、多點頻率工作的要求。如果要求一個頻率點工作 ,或者幾個頻率點、頻率步進大的情況下使用 ,採用直接合成方案可能更好。分析一種低相噪、寬頻帶輸出、小頻率步進鎖相環的設計。要求輸出頻頻寬 ,則V CO的輸出頻帶必須寬 ,同時 V CO壓控靈敏度的線性必須好。 這樣 V CO壓控靈敏度很高 ,使得整個鎖相環路的增益很高 ,已滿足高增益環路的要求 ,所以不需要再用有源濾波器 ,大量資料提供的環路濾波器均為有源濾波器 ,所以使整個環路的相噪沒有設計到最佳狀態。近幾年來 ,大量設計均使用了無源比例低通濾波器 ,外加低增益直放的方案。 使數字鎖相環的輸出相噪大大的改善。