取樣鎖相介質振盪器

取樣鎖相介質振盪器的參考晶振信號經脈衝發生電路產生帶有豐富諧波成分的脈衝串 , 經開關取樣電路對 VCO 輸出信號進行取樣保持 , 輸出誤差電壓經環路濾波對 VCO 進行頻率鎖定。

基本介紹

• 中文名：取樣鎖相介質振盪器
• 外文名：Samplingphase-locked oscillator of medium

現代微波通信技術的飛速發展， 對頻率源的體積、重量、功耗及相位噪聲指標提出了越來越高的要求。小型化、低相位噪聲的頻率源不僅能減小通信整機的體積、重量， 還可以大大改善整機的性能如靈敏度、作用距離等， 是電子系統的核心部件之一。目前常用的頻率源多採用分頻鎖相和晶振倍頻鏈的方案， 分頻鎖相是將參考信號和微波信號進行分頻， 在低頻下進行鑒相， 這將引入分頻器及有源鑒相器的附加噪聲; 晶振倍頻鏈的多級倍頻、放大、濾波引入了較大的功耗和體積， 並引入了高次倍頻器的附加噪聲， 尤其惡化了遠端噪聲。取樣鎖相頻率源 ( PDRO) 則是用晶振參考信號產生一同頻率的尖脈衝 ( 梳狀譜) 信號， 與微波信號進行比較並輸出誤差信號。當振盪器輸出頻率與參考信號的 N 次諧波頻率相同時， 經環路濾波器濾波後的誤差信號為一穩定的直流電壓， 此時振盪器頻率被穩定在 Nfi。該方案具有功耗低、體積小和相噪優的特點， 被廣泛套用在雷達、導航和測量等要求較高的領域。

小型化取樣鎖相介質振盪器

傳統的 PDRO 製作工藝是採用 PCB 工藝， 內部很多器件為塑封器件， 體積較為龐大， 一般體積為 57. 15 mm × 57. 15 mm × 15. 75 mm。研製的PDRO 採用混合積體電路工藝， 電路板採用陶瓷基片， 元器件大部分為裸晶片， 採用雷射封焊或平行縫焊進行密封， 在保持低相噪指標的基礎上， 實現了小型化、輕量化， 並滿足了航天高可靠要求， 體積僅為40 mm × 40 mm × 12. 8 mm， 質量約為 50 g。

取樣鎖相基本理論

與常規鎖相相比， 僅用一取樣鑒相器替代了普通鑑相器， 並在鑒相器之前加入了脈衝形成電路。取樣鎖相頻率合成器是用參考源的 fR去激勵脈衝形成電路， 產生一個重複頻率為 fR 的尖脈衝序列， 這個脈衝序列含有豐富的諧波。對於壓控振盪器輸出的不同頻率 fv 取與其相等的諧波頻率nfR在取樣鑒相器中進行相位 比 較， 通 過 鎖 相 環( phase locking loop， PLL) 電路的作用可將 fv 鎖定在 nfR上， 即 fv = nfR ( n = 1， 2， …) 。改變 n 值，可在不同的 fv上獲得鎖定。

取 樣 鑒 相 器 ( sampling phase discriminator，SPD) 是取樣鎖相電路的核心器件， 一般由一個階躍恢復二極體、一個肖特基二極體對和兩個電容組成。D1 為階躍恢復二極體， 相當於一個採樣脈衝發生器; C1 與C2為兩個電容， 其作用相當於開關; D1 與 D2 為兩個肖特基勢壘二極體。取樣鑒相器的 1 腳和 2 腳接平衡輸入的正弦波參考晶振信號; 3 腳和 5 腳可接電阻到地， 同時可接運算放大器作為射隨器， 起到隔離與阻抗匹配的作用; 4 腳既接由壓控振盪器輸出的經過高通濾波器後的 RF 信號， 又可作為 SPD輸出的差拍信號電壓輸出端。

參考信號作用在階躍恢復二極體上， 產生相同頻率的窄脈衝電壓， 該脈衝寬度由階躍恢復二極體的階躍時間決定， 一般為 50 ～ 150 ps。該脈衝電壓的高頻成分通過電容將肖特基二極體導通， 對介質振盪器 ( dielectric resonator oscillator， DRO) 振盪信號進行取樣， 並將取樣電壓保持到下個脈衝到達的時刻， 形成包含參考信號的 n 次諧波與 RF 信號相位差信息的差拍電壓。該差拍電壓被環路濾波器積分後， 形成調諧電壓對 DRO 輸出頻率進行調整，直到將輸出頻率鎖定在參考信號頻率的整數倍上，此時環路達到穩態， 取樣差拍電壓呈直流電壓， 輸出信號與參考信號的 n 次諧波相位差為常數。

介質 VCO電路設計

微波振盪器可以用正反饋概念和負阻概念進行分析， 其中利用負阻概念進行振盪器分析更為簡便。負阻理論最早由 K. Kurokawa引入， 在實際的振盪器電路中， 工作在一定偏置狀態下的有源器件向諧振選頻電路提供能量， 用以抵消諧振電路中電阻性元件的耗能， 從而維持穩定的振盪。此時有源器件可以等效為一個 “負” 的電阻與一個電抗元件的串聯， 負阻模型如圖 3 所示公式為ZIN( A，ω) = RIN( A，ω) + jXIN( A，ω) RIN( A，ω) < 0。式中: Zin( A， ω) 為輸入阻抗函式; A 是有源振盪電路的穩態電流幅值; ω 是諧振頻率; RIN ( A， ω) 和 XIN( A， ω) 分別為有源阻抗的實部和虛部。

採用 GaAs HBT MMIC 工藝， 將電路部分設計在一塊負阻單片上， 用 ADS 軟體進行電路仿真設計， 三極體發射極端接不同長度的開路微帶線， 可在所需頻率上獲得最大的負阻。通過調整單片中 HBT 的尺寸及電容電感量的大小， 可以分頻段覆蓋較寬的頻率範圍。一款 X波段通用負阻單片。三極體發射極端接開路微帶線後， 所獲得的連線埠負阻特性。在負阻連線埠接入諧振電路， 調整諧振電路的阻抗， 使其滿足振盪條件即可使 DRO 電路起振。

在介質諧振器附近設計一端接變容二極體的開路微帶， 與介質諧振器進行耦合以改變振盪器輸出頻率， 通過調整諧振器的位置， 使輸出中心頻率為9 GHz， 1. 5 ～ 10. 5 V 調 諧 電 壓 范 圍 內 達 到± 15 MHz 的 調 諧 帶 寬， 同 時 相 位 噪 聲 可 達－ 106 dBc /Hz@ 10 kHz， 全溫範圍內溫度漂移小於3 MHz， 滿足鎖相環的使用要求。相對採用分立FET 器件振盪的 DRO， 既容易調試， 調諧頻寬又較寬， 相位噪聲指標也較好， 因此無需調諧螺釘，對盒體採用了全密封工藝， 達到了較高的穩定性和可靠性， 並具有良好的抗振性能。

取樣鑒相電路設計

根據取樣鑒相器的特性， 參考信號功率需大於17 dBm 才可驅動階躍恢復二極體產生取樣脈衝，因此需要對參考信號進行放大， 為保證輸出近端低相位噪聲， 該放大器應工作在飽和狀態， 且應選擇低 1 /f 噪聲的矽器件。在本項目中， 用戶提供參考信號功率為 － 3 ～ 3 dBm， 動態範圍較大， 因此參考放大器選擇兩級放大。第一級為高增益、低飽和輸出功率的 Si 單片放大器， 第二級用中功率 Si 三極體放大， 為與 SPD 的平衡式電路匹配， 同時將參考放大器輸出的 50 Ω 阻抗匹配到階躍恢復二極體的低阻抗上， 在放大器輸出端採用一個巴倫進行阻抗變換。DRO 振盪的 RF 信號輸入到肖特基二極體對中間連線埠， 該管對的另外兩個連線埠輸出相應的差拍電壓。

由於 SPD 鑒 相 增 益 較 低 ( 僅 為 幾 十 毫 瓦 量級) ， 因此需採用高增益的有源環路濾波器對取樣電壓進行放大; 取樣鎖相環路的捕獲帶一般較窄，為保證環路順利入鎖， 需在環路濾波器上疊加一個擴捕振盪電路， 當環路未鎖定時， 擴捕振盪電路正反饋大於負反饋， 擴捕電路正常起振， 將 DRO 輸出頻率牽引至環路捕獲帶， 環路鎖定後， 擴捕振盪電路正反饋小於負反饋， 不滿足振盪條件， 此時擴捕電路停止振盪， 環路維持鎖定狀態。

文氏橋振盪電路常被用作擴捕電路。圖中前兩路運放作為射極跟隨器， 為鑑相器輸出的差拍電壓提供高阻抗的負載， 以利於取樣電壓的保持;R1和 R2組成電位器， 用來抵消差拍電壓上殘留的取樣脈衝; R2 和運放為射隨器， 對差拍電壓起到放大的作用; R4， R6， C1， R9， C4， R10 及運算放大器組成三階有源環路濾波器， 對差拍電壓進行積分放 大， 為 DRO 提 供 調 諧 電 壓; R7， R8， C2，C3， R5， R11及運放組成文氏橋振盪電路， 並為取樣電壓提供直流增益， 該增益的大小為 R5 /R4。

實物製作及測試結果

將上述 DRO 振盪電路和取樣鑒相電路及穩壓電路、鎖定指示判定電路等電路模組設計在薄膜陶瓷電路基片上， 用微組裝技術組合在一起， 進行簡單調試即可完成小型化 PDRO 的製作。基於薄膜混合集成工藝， 利用系列化負阻單片， 目前已經完成0. 5 ～ 40 GHz 小型化 PDRO 的設計製作， 外形尺寸為 40 mm × 40 mm × 12. 8 mm， X 波段 9 GHz 小型化 PDRO 的相位噪聲與參考相噪比較曲線， ￡ 為相位噪聲。

測試 結 果 顯 示， 該 PDRO 的 近 端 相 噪 滿 足20 logN的理論惡化關係， 遠端相噪即為 DRO 的相位噪聲， 附加相噪惡化較小。由於採用了薄膜混合集成工藝， 該系列小型化 PDRO 具有體積小、可靠性高的特點。

當 VCO 的輸出頻率在 24 GHz時， 電調電壓對應值為 5 V。而在之前仿真結果當電調電壓為 3 V 時， 輸出頻率就可以達到 24 GHz，這就意味著晶片的工作頻率比設計值低 500 MHz 左右。造成實測頻率低的原因是在仿真過程中有很多寄生參數沒有考慮完善， 例如在使用 Foundry 所提供工藝庫中變容二極體模型的寄生電感存在偏差，選用不同形狀的固定電容引起不同的寄生參數， 這些都會造成實測值與設計值的偏差。實測輸出功率與設計輸出功率的差別一方面是由於仿真模型的理想化， 仿真插入損耗比實際損耗要小很多， 另外一方面是由於在測試過程對供電電源端進行了降壓處理， 不僅可以起到保護作用， 而且可以驗證在實際使用過程中降壓保護電路處理之後的晶片工作情況。