版圖設計規則檢查是積體電路設計物理驗證的一部分，晶圓代工廠對各自不同工藝參數制定出滿足晶片製造良率的同一工藝層及不同工藝層之間幾何尺寸的約束，這些尺寸規劃的集合就是版圖設計規則。
基本介紹
- 中文名：設計規則檢查
- 外文名：Design Rule Check
- 英文縮寫：DRC
介紹,發展歷史,
介紹
版圖設計規則檢查是積體電路設計物理驗證的一部分，晶圓代工廠對各自不同工藝參數制定出滿足晶片製造良率的同一工藝層及不同工藝層之間幾何尺寸的約束，這些尺寸規劃的集合就是版圖設計規則。
DRC 的主要目的是檢査版圖中所有因違反設計規則而引起潛在斷路、短路或不良效應的物理驗證過程。 設計規則並不代表晶片製造成功與失敗的硬性分水嶺，也許你會看到一個違反某些設計規則的版圖在流片後仍然能夠正常工作，反之，一個滿足所有設計規則的版圖卻不一定能夠正確工作。 所以，設計規則是保證在流片後獲得較高良率的統計結果。
發展歷史
DRC基本上是隨著半導體電晶體電路設計一同產生的，無論是設計單個電晶體，還是複雜的片上系統（System on Chip, SOC），都需要進行設計規則檢查，以確保版圖設計是工藝可靠的，能夠順利出產。
60年代，人們都是用手工繪製版圖相應的設計規則檢查也是通過手工進行的。檢查完成之後，再用手工把數據圖形依次繪製在紅膠片上。如圖2所示。
進入70年代，工程師開始用繪圖儀來繪製版圖。不過設計規則檢查還是通過人工的方式，設計人員被聚集在一起通過繪圖儀使用肉眼逐個檢查版圖圖形，整個檢查過程往往要持續幾天時間。
圖1 設計規則檢查發展歷程
在70年代後期，設計師們用上了大容量的計算機和新型電腦顯示屏，他們在螢幕上繪製版圖，方便了進一步設計和檢查。那些大的IC設計公司們，比如像IBM和貝爾實驗室，開始開發自己的DRC軟體包，來檢查版圖有沒有違背設計規則。最早的商業化DRC工具有Silvar-Lisco公司的GARDS （作為布局布線工具的一部分），用來進行門級電路的設計驗證；以及ECAD公司（這家公司後來與SDA公司合併，成為現在行業內所熟悉的Cadence公司）的Dracula，用於定製化積體電路設計。這兩個產品都是在80年代早期發布的，都是基於平面的版圖數據分析，檔案格式是GDS，Calma的版圖格式。平面DRC通過逐層檢查設計規則來進行驗證，很耗時間和記憶體。
80年代後期以及90年代早期，Dracula占據了80%以上的DRC市場份額，直到半導體設計向DRC提出了新的挑戰。在更加先進的半導體製造技術節點下，設計規則越來越複雜，版圖圖形也越來越密集。基於平面DRC原理的Dracula開始逐漸力不從心。為了滿足業界對於DRC在性能和容量方面不斷增長的要求，人們開始開發新一代的基於層次化處理的DRC技術，即層次化的DRC（hierarchical process）。層次化DRC技術能夠很好的利用了標準單元和基本存儲器單元的重複出現的特性，對每一種不同的實例進行驗證而不是對每一個實例驗證。Calibre，Assura，Diva Quartz就是當時出現的新一代產品。這其中最有名的是Calibre，1996年發布之後直到現在，一直占據絕大部分的IC版圖 DRC市場份額。
