基本介紹
- 中文名：計算機體系結構基礎
- 作者：胡偉武 蘇孟豪 王煥東 汪文祥 章隆兵
- 出版社：機械工業出版社
- 出版時間：2017年09月
- 定價：49.00
- 開本：16 開
- ISBN：978-7-111-57978-6
內容簡介,圖書目錄,
內容簡介
本書作者皆為國內從事微處理器設計的一線科研人員，針對我國“計算機體系結構”課程本土化教材欠缺的現狀，計畫出版一套分別面向本科、碩士、博士教育的“計算機體系結構”教材，目的是建設完整的課程體系，由淺入深地培養“造計算機”的人才。這套教材具有以下特點：
● 系統性。計算機系統結構研究的是“系統”而非“結構”，既要上知應用程式、編譯程式和作業系統等“天文”知識，也要下知邏輯、電路和積體電路工藝等“地理”知識，把體系結構、基礎軟體、電路和器件融會貫通，才能做好體系結構設計。
● 基礎性。計算機體系結構千變萬化，但幾十年發展沉澱下來的原理性的東西不多，作者對計算機體系結構技術進行了仔細的鑑別、分析、選擇，僅將一些內在的、本質的東西寫入教材。
● 實踐性。計算機體系結構是實踐性很強的學科，作者強調要設計在“矽”上實現而非“紙”上實現的體系結構。
圖書目錄
第一部分 引言
第1章 引言2
1.1 計算機體系結構的研究內容2
1.1.1 一以貫之2
1.1.2 什麼是計算機5
1.1.3 計算機的基本組成6
1.2 衡量計算機的指標8
1.2.1 計算機的性能8
1.2.2 計算機的價格10
1.2.3 計算機的功耗11
1.3 計算機體系結構的發展12
1.3.1 摩爾定律和工藝的發展13
1.3.2 計算機套用和體系結構17
1.3.3 計算機體系結構發展18
1.4 體系結構設計的基本原則20
1.4.1 平衡性20
1.4.2 局部性21
1.4.3 並行性22
1.4.4 虛擬化23
1.5 本章小結24
習題24
第二部分 指令系統結構
第2章 指令系統26
2.1 指令系統簡介26
2.2 指令系統設計原則26
2.3 指令系統發展歷程28
2.3.1 指令集的演變28
2.3.2 存儲管理的演變29
2.3.3 運行級別的演變31
2.4 本章小結32
習題32
第3章 指令集結構33
3.1 地址空間33
3.2 運算元36
3.2.1 數據類型36
3.2.2 訪存地址36
3.2.3 定址方式36
3.3 指令操作和編碼37
3.4 RISC指令集比較38
3.5 C語言的機器表示43
3.6 本章小結46
習題47
第4章 異常與中斷48
4.1 異常分類48
4.2 異常處理48
4.3 中斷50
4.3.1 中斷的優先權和原子性50
4.3.2 向量化中斷51
4.3.3 中斷傳遞機制52
4.4 本章小結52
習題52
第5章 存儲管理53
5.1 存儲管理的原理53
5.2 TLB的結構和使用55
5.3 TLB異常的處理57
5.4 本章小結60
習題61
第6章 軟硬體協同62
6.1 函式調用規範62
6.1.1 MIPS ABI整數暫存器約定62
6.1.2 MIPS ABI函式調用約定63
6.1.3 MIPS堆疊布局64
6.2 中斷的生命周期66
6.3 系統調用過程67
6.4 同步與通信68
6.4.1 基於互斥的同步機制68
6.4.2 非阻塞的同步機制69
6.5 本章小結70
習題70
第三部分 計算機硬體結構
第7章 計算機組成原理和結構…72
7.1 馮·諾依曼結構72
7.2 計算機的組成部件73
7.2.1 運算器73
7.2.2 控制器73
7.2.3 存儲器74
7.2.4 輸入設備77
7.2.5 輸出設備77
7.3 計算機系統硬體結構發展79
7.3.1 CPU-GPU-北橋-南橋四片結構80
7.3.2 CPU-北橋-南橋三片結構81
7.3.3 CPU-弱北橋-南橋三片結構81
7.3.4 CPU-南橋兩片結構82
7.3.5 SoC單片結構82
7.4 處理器和IO設備間的通信82
7.4.1 IO暫存器定址83
7.4.2 處理器和IO設備之間的同步83
7.4.3 存儲器和IO設備之間的數據傳送84
7.4.4 IO中斷控制器85
7.5 本章小結86
習題86
第8章 計算機匯流排接口技術87
8.1 匯流排概述87
8.2 匯流排分類88
8.3 片上匯流排88
8.4 記憶體匯流排93
8.5 系統匯流排99
8.5.1 HyperTransport匯流排99
8.5.2 HyperTransport包格式…102
8.6 IO匯流排103
8.6.1 PCIE匯流排103
8.6.2 PCIE包格式104
8.7 本章小結105
習題105
第9章 計算機系統啟動過程分析106
9.1 處理器核初始化106
9.1.1 處理器復位107
9.1.2 調試接口初始化107
9.1.3 TLB初始化108
9.1.4 Cache初始化109
9.2 匯流排接口初始化111
9.2.1 記憶體初始化112
9.2.2 IO匯流排初始化113
9.3 設備的探測及驅動載入113
9.4 多核啟動過程117
9.4.1 初始化時的多核協同117
9.4.2 作業系統啟動時的多核喚醒118
9.5 本章小結120
習題120
第四部分 CPU的微結構
第10章 二進制與邏輯電路122
10.1 計算機中數的表示122
10.1.1 二進制122
10.1.2 定點數的表示123
10.1.3 浮點數的表示125
10.2 MOS電晶體工作原理127
10.2.1 半導體128
10.2.2 NMOS和PMOS電晶體128
10.3 CMOS邏輯電路130
10.3.1 數字邏輯電路130
10.3.2 常見CMOS電路134
10.3.3 CMOS電路延遲136
10.4 本章小結137
習題137
第11章 簡單運算器設計139
11.1 定點補碼加法器139
11.1.1 一位全加器139
11.1.2 行波進位加法器140
11.1.3 先行進位加法器141
11.2 減法運算實現144
11.3 比較運算實現145
11.4 移位器145
11.5 本章小結146
習題147
第12章 定點補碼乘法器148
12.1 補碼乘法器148
12.2 Booth乘法器150
12.3 華萊士樹154
12.4 本章小結158
習題158
第13章 指令流水線159
13.1 單周期處理器159
13.2 流水線處理器161
13.3 指令相關和流水線衝突164
13.4 提高流水線效率的技術168
13.4.1 多發射數據通路169
13.4.2 動態調度169
13.4.3 轉移預測173
13.4.4 Cache174
13.5 本章小結175
習題177
第五部分 並行處理結構
第14章 並行編程基礎180
14.1 程式的並行行為180
14.1.1 指令級並行性180
14.1.2 數據級並行性181
14.1.3 任務級並行性181
14.2 並行編程模型181
14.2.1 單任務數據並行編程模型182
14.2.2 多任務共享存儲編程模型182
14.2.3 多任務訊息傳遞編程模型182
14.2.4 共享存儲與訊息傳遞編程模型的編程複雜度183
14.3 典型並行編程環境186
14.3.1 數據並行SIMD編程…186
14.3.2 POSIX編程標準187
14.3.3 OpenMP標準189
14.3.4 訊息傳遞編程接口195
習題198
第15章 多核處理結構200
15.1 多核處理器的發展演化200
15.2 多核處理器的訪存結構203
15.2.1 通用多核處理器的片上Cache結構203
15.2.2 存儲一致性模型205
15.2.3 Cache一致性協定207
15.3 多核處理器的互連結構211
15.4 多核處理器的同步機制216
15.5 典型多核處理器221
15.5.1 龍芯3號多核處理器…221
15.5.2 Intel SandyBridge架構222
15.5.3 IBM Cell處理器224
15.5.4 NVIDIA GPU225
15.5.5 Tile64處理器227
習題229第
六部分 系統評價與性能分析
第16章 計算機系統評價和性能分析232
16.1 計算機系統性能評價指標232
16.1.1 計算機系統常用性能評價指標232
16.1.2 並行系統的性能評價指標236
16.2 測試程式集237
16.2.1 微基準測試程式238
16.2.2 SPEC CPU基準測試程式246
16.2.3 並行系統基準測試程式251
16.2.4 其他常見的基準測試程式集252
16.3 性能分析方法253
16.3.1 分析建模的方法255
16.3.2 模擬建模的方法和模擬器256
16.3.3 性能測量的方法258
16.4 性能測試和分析實例270
16.4.1 動態執行指令的數目和分類271
16.4.2 SPEC CPU基準測試程式的分值對比273
16.4.3 動態執行指令數對比274
16.4.4 IPC對比276
16.4.5 分支誤預測率和分支吞吐率對比277
16.4.6 存儲訪問延遲對比280
16.4.7 存儲訪問操作的並發性281
16.4.8 並發操作性對比282
習題283
總結：什麼是計算機體系結構285
參考文獻293
