計算機系統結構(朱利、李晨編著書籍)

《計算機系統結構》是2012年出版的圖書，作者是朱利、李晨。

基本介紹

• 書名：計算機系統結構
• 作者：朱利，李晨
• ISBN：9787302297444
• 定價：44.50元
• 出版社：清華大學出版社 
• 出版時間：2012.10.01
• 印次：1-2

書籍信息

作者：朱利，李晨
定價：44.50元
印次：1-2
ISBN：9787302297444
出版日期：2012.10.01
印刷日期：2015.10.29

內容簡介

本書從系統設計和套用兩個方面講述現代計算機體系結構的概念、結構、原理和關鍵技術，內容組織上由淺入深、從簡單到高級，涵蓋了該領域的最新進展。全書共12章，分為存儲系統、CPU系統和多機系統三大部分。內容上按照單核系統、多核系統、多機系統展開，其中在多機系統中引入了格線計算和雲計算。本書針對軟體工程專業和計算機專業的研究生，特彆強調了技術原理在項目和程式設計中的套用，理論和實際緊密結合，非常適合作為研究生的教材使用。本書還可作為計算機專業高年級本科生、計算機工程師、軟體工程師的參考書。

圖書目錄

第1章計算機系統結構概論

1.1計算機系統結構的基本概念

1.1.1計算機系統結構的定義

1.1.2計算機組成與計算機實現

1.2計算機的分類

1.3計算機系統設計與分析的量化原理

1.3.1程式訪問的局部性原理

1.3.2利用並行與最佳化處理經常性事件

1.3.3Amdahl定律

1.3.4處理器的性能公式

1.3.5可靠性

1.4計算機系統的性能評測

1.4.1主要性能指標

1.4.2計算機性能測試

1.4.3計算機性能測試實例

1.5計算機技術的發展趨勢

1.5.1吞吐率相對於延時的發展趨勢

1.5.2積體電路的發展限制

1.5.3計算機發展的新方向

1.6本章總結

習題1

第2章Cache

2.1計算機存儲系統的層次結構

2.1.1存儲器概述

2.1.2存儲器的層次結構

2.2Cache系統的基本原理

2.2.1Cache存儲系統的構成與組織

2.2.2Cache存儲系統的基本性能參數

2.2.3Cache的基本工作原理

2.3Cache設計的關鍵問題

2.3.1Cache的容量與行大小

2.3.2映射機制

2.3.3替換算法

2.3.4單機系統的Cache寫策略

2.3.5 Cache數量選擇

2.4Cache的性能分析

2.4.1未中率

2.4.2加速比

2.5Cache的基本最佳化方法

2.5.1增加行大小和容量，減少未中率

2.5...

2.5.3使用多級Cache減少未中損失

2.5.4讓讀未中的優先權高於寫來減少未中損失

2.6Cache的高級最佳化設計

2.6.1蹤跡Cache

2.6.2路預測技術

2.6.3流水Cache與非阻塞Cache

2.6.4關鍵字優先和早重啟

2.6.5合併寫快取

2.6.6預取技術

2.6.7犧牲Cache和偽關聯Cache

2.7Cache的套用問題

2.7.1循環交換與循環融合

2.7.2數組合併與矩陣分塊

2.8Pentium4與ARM中Cache的組織

2.8.1Pentium中Cache的組織

2.8.2ARM中的Cache組織

2.9本章總結

習題2

第3章內部存儲器與外部存儲器

3.1半導體存儲器

3.1.1ROM

3.1.2RAM

3.2內部存儲器晶片的組織

3.2.1晶片的組織

3.2.2存儲模組的組織

3.3高級記憶體的組織

3.3.1SDRAM

3.3.2RDRAM

3.3.3DDRSDRAM

3.4高性能存儲器

3.4.1多體交叉主存

3.4.2並行訪問主存

3.4.3關聯存儲器

3.5磁碟

3.5.1磁碟的讀寫與數據組織

3.5.2磁碟的物理特性

3.5.3磁碟的性能參數

3.6RAID

3.6.1RAID0和RAID1

3.6.2RAID2和RAID3

3.6.3RAID4和RAID5

3.6.4RAID6

3.6.5組合式RAID

3.7RAID7與網路化存儲

3.7.1RAID7

3.7.2基於網路的並行存儲

3.8磁帶

3.8.1磁帶的數據記錄方式

3.8.2磁帶的數據組織

3.9光學存儲器

3.9.1CD和CDROM

3.9.2刻錄CD、重寫CD和DVD

3.9.3集成光碟設備

3.10本章總結

習題3

第4章I/O系統

4.1中斷

4.1.1中斷源的組織

4.1.2中斷處理

4.1.3中斷源識別

4.1.4中斷現場的保存與恢復

4.2I/O系統的功能與結構

4.2.1I/O模組的功能

4.2.2I/O模組的結構

4.3基本I/O方式

4.3.1可程式式I/O

4.3.2中斷驅動式I/O

4.3.3DMA

4.4高級I/O方式

4.4.1I/O通道

4.4.2I/O處理機

4.5高性能I/O接口

4.5.1SCSI

4.5.2FireWire

4.5.3InfiniBand

4.6本章總結

習題4

第5章虛擬記憶體

5.1虛擬記憶體的組成

5.1.1虛擬記憶體的組成

5.1.2Cache系統與虛擬記憶體的比較

5.2虛擬地址Cache

5.3虛擬記憶體基礎——進程調度與交換

5.3.1進程調度

5.3.2交換

5.4分頁式虛擬記憶體

5.4.1分頁機制

5.4.2地址變換

5.4.3頁表的結構

5.4.4快速頁表查詢方法

5.4.5分頁機制的優缺點

5.5分段式虛擬記憶體

5.5.1分段機制

5.5.2分段式虛擬記憶體的優點和缺點

5.5.3分段與分頁的比較

5.6段頁式虛擬記憶體

5.7頁替換與分配算法

5.7.1堆疊型替換算法

5.7.2幀分配算法

5.8降低頁故障率的方法

5.8.1頁大小與主存容量的選擇

5.8.2頁調度方式

5.9Pentium的虛擬記憶體

5.10ARM的記憶體管理

5.10.1虛擬地址變換

5.10.2訪問控制

5.11本章總結

習題5

第6章指令系統

6.1指令格式的最佳化設計

6.1.1機器指令的組成與表示

6.1.2操作碼的最佳化設計

6.1.3地址碼的最佳化設計

6.1.4指令格式設計

6.1.5x86的指令格式

6.2數據類型

6.2.1數值型數據

6.2.2字元型數據和邏輯型數據

6.2.3數據的大小端模式

6.2.4x86的數據類型

6.3操作類型

6.3.1數據傳送與運算指令

6.3.2控制傳送指令

6.3.3其他指令

6.4定址方式

6.4.1基本定址方式

6.4.2x86的定址方式

6.5x86SIMD指令及套用

6.5.1MMX技術

6.5.2SSE2

6.5.3SSE4

6.6本章總結

習題6

第7章CPU的流水線技術

7.1CPU的基本結構

7.1.1暫存器的組織

7.1.2內部匯流排組織

7.1.3控制單元

7.1.4指令周期

7.2指令流水線

7.2.1指令流水機制

7.2.2流水線的性能分析

7.2.3流水線的流水段數確定

7.3複雜流水線

7.3.1非線性流水線

7.3.2非線性流水線的指令調度

7.3.3多功能流水線

7.3.4陣列流水線

7.4流水線衝突與對策

7.4.1結構衝突與對策

7.4.2數據衝突與對策

7.4.3控制衝突及對策

7.4.4流水線的動態調度

7.4.5循環展開

7.5流水線的中斷處理

7.5.1中斷的類型與需求

7.5.2精確中斷的維護

7.6流水線的套用

7.7本章總結

習題7

第8章RISC與嵌入式架構

8.1程式的執行特徵

8.2RISC的暫存器組織

8.2.1交疊的暫存器視窗

8.2.2全局變數暫存器

8.2.3暫存器組與Cache的比較

8.3基於編譯器的暫存器使用最佳化

8.4RISC架構

8.4.1RISC的特徵

8.4.2RISC與CISC的比較

8.5RISC流水線

8.5.1規則指令的流水

8.5.2流水線最佳化

8.6SPARC

8.6.1SPARC暫存器組

8.6.2SPARC的指令集

8.6.3SPARC的指令格式

8.7嵌入式架構

8.7.1嵌入式系統的架構

8.7.2ARM架構

8.8本章總結

習題8

第9章超標量與VLIW架構

9.1超標量與超流水線

9.1.1超標量的基本特徵

9.1.2超流水線與超標量

9.1.3超標量超流水線處理器的性能

9.2超標量的組織

9.2.1超標量流水線的並行性、多樣性和動態性

9.2.2超標量的組織

9.2.3超標量流水線中指令的動態調度

9.3Tomasulo動態調度機制

9.3.1Tomasulo算法的基本結構

9.3.2Tomasulo算法的實例

9.4基於硬體的推測

9.4.1推測技術的基本原理

9.4.2推測技術的硬體結構

9.4.3推測技術中的衝突處理

9.5Pentium4

9.5.1Pentium4的微架構

9.5.2Pentium4的組成

9.6VLIW與EPIC架構

9.6.1基本的VLIW方法

9.6.2EPIC技術

9.7本章總結

習題9

第10章多核架構與多核程式設計

10.1多核的必然性

10.1.1功耗與散熱問題

10.1.2並行度問題

10.1.3套用軟體的要求

10.2從SMT到多核

10.2.1執行緒級的並行

10.2.2SMT架構

10.2.3SMT設計問題

10.3多核架構

10.3.1多核的組織

10.3.2互連機制與Cache的一致性問題

10.4Intelx86和ARM的多核組織

10.4.1Intelx86多核組織

10.4.2ARM11MPCore

10.5並行程式設計基礎

10.5.1並行程式設計的理論基礎

10.5.2進程與執行緒

10.5.3並行程式設計基礎

10.6並行程式設計模式

10.6.1並行性發現

10.6.2算法結構設計

10.6.3結構設計支撐

10.6.4實現機制設計

10.7多核編程API

10.7.1Windows和Linux環境下的多執行緒編程

10.7.2平台無關的多執行緒API：OpenMP

10.7.3MPI

10.8本章總結

習題10

第11章多處理器系統

11.1多處理器系統的組織

11.1.1並行計算機的Flynn分類

11.1.2並行計算機的組織

11.2SMP

11.2.1SMP的組織

11.2.2SMP作業系統設計問題

11.2.3一個MainframeSMP實例

11.2.4Cache的一致性和MESI協定

11.3SMP的互連機制

11.3.1基於多連線埠主存的互連

11.3.2中央控制單元

11.3.3互連網路

11.3.4訊息通信

11.4機群系統

11.4.1機群的特點和套用配置

11.4.2機群作業系統的設計問題

11.4.3機群的架構

11.4.4機群和SMP的比較

11.5NUMA系統

11.5.1開發NUMA系統的動機

11.5.2NUMA的組織

11.5.3NUMA的優點和缺點

11.5.4超級計算機

11.6向量機

11.7格線計算

11.7.1格線計算的定義及其用途

11.7.2格線的架構

11.7.3格線的一般組成

11.7.4基於開源技術的格線開發

11.8本章總結

習題11

第12章雲計算

12.1雲計算的概念與特徵

12.1.1雲計算與計算雲

12.1.2雲計算的特徵和模型

12.1.3雲計算的重要性

12.2雲計算的架構

12.2.1雲計算的參考架構

12.2.2雲計算架構實例：IntelIT私有雲架構

12.3雲計算的關鍵技術

12.3.1虛擬化

12.3.2資源管理與調度

12.3.3雲計算的安全性

12.3.4數據存儲與管理

12.3.5編程模型與工具

12.3.6其他關鍵技術

12.4雲聯邦與雲互連架構

12.4.1雲聯邦與雲互連的概念

12.4.2雲聯邦的架構

12.5MapReduce編程模型

12.5.1MapReduce的基本特徵

12.5.2MapReduce編程模型

12.5.3MapReduce的執行

12.6從數據中心到云：7步模型

12.6.17步模型

12.6.2遷移風險和風險緩解

12.7本章總結

習題12

參考文獻