《數字電路與系統 （第4版）》是2023年電子工業出版社出版的圖書，作者是唐洪、戚金清。
基本介紹
- 中文名：數字電路與系統 （第4版）
- 作者：唐洪、戚金清
- 出版社：電子工業出版社
- 出版時間：2023年3月
- 頁數：324 頁
- 定價：45.00 元
- 開本：16 開
- ISBN：9787121451492
內容簡介,圖書目錄,
內容簡介
數字電子技術是信息、通信、計算機、控制等領域工程技術人員必須掌握的基本理論和技能，本書主要講解了數字邏輯基礎，邏輯門電路，邏輯代數基礎，組合邏輯電路，觸發器，時序邏輯電路，脈衝波形的產生與變換，數字系統設計基礎，數模與模數轉換，半導體存儲器及可程式邏輯器件，硬體描述語言Verilog HDL等內容。第4版總結近年來使用本書教學和學習經驗，對本書的章節、部分內容、部分習題進行調整、增刪和修改。為了保持數字電路基本知識和基礎理論的連貫性，同時適應信息科學的迅速發展，本書保留了有關數制、邏輯代數、觸發器原理、組合邏輯電路、時序邏輯電路、模數數模轉換等原有的基本內容。
圖書目錄
第1章 數字邏輯基礎 1
1．1 概述 1
1．2 數制與編碼 3
1．3 邏輯代數與運算法則 10
1．3．1 基本邏輯運算 10
1．3．2 邏輯代數的基本定律 11
1．3．3 邏輯代數的基本規則 11
1．4 邏輯函式的標準形式 12
1．4．1 最小項和標準與或式 12
1．4．2 最大項和標準或與式 14
1．4．3 最大項與最小項的關係 15
1．5 邏輯函式的公式化簡法 16
1．6 邏輯函式的卡諾圖化簡法 17
1．6．1 卡諾圖 17
1．6．2 用卡諾圖表示邏輯函式 18
1．6．3 用卡諾圖化簡邏輯函式 18
1．6．4 具有隨意項的邏輯函式化簡 20
1．6．5 引入變數卡諾圖 22
習題 22
第2章 邏輯門電路 30
2．1 概述 30
2．2 邏輯門電路介紹 30
2．2．1 基本邏輯門電路 30
2．2．2 複合邏輯門電路 31
2．3 TTL邏輯門電路 33
2．3．1 TTL與非門 33
2．3．2 TTL與非門的電氣特性 36
2．3．3 其他類型TTL門電路 38
2．4 MOS門電路 43
2．4．1 NMOS門電路 43
2．4．2 CMOS電路 45
2．4．3 CMOS電路特點 47
2．4．4 積體電路使用注意事項 47
2．5 TTL與CMOS電路的連線 48
2．6 TTL、CMOS常用晶片介紹 49
習題 50
第3章 組合邏輯電路 57
3．1 組合邏輯電路分析 57
3．2 組合邏輯電路設計 58
3．3 典型組合邏輯電路―編碼器 61
3．3．1 普通編碼器 61
3．3．2 優先編碼器 62
3．4 典型組合邏輯電路―解碼器 65
3．4．1 二進制解碼器 65
3．4．2 碼制變換解碼器 68
3．4．3 顯示解碼器 69
3．5 典型組合邏輯電路―數據選擇器 73
3．5．1 數據選擇器 73
3．5．2 數據選擇器實現邏輯函式 74
3．6 典型組合邏輯電路―數值比較器 76
3．6．1 一位數值比較器 77
3．6．2 四位數值比較器7485 77
3．6．3 數值比較器的位數擴展 78
3．7 典型組合邏輯電路―加法電路 78
3．7．1 半加器 79
3．7．2 全加器 79
3．7．3 超前進位加法器74283 80
*3．8 組合邏輯電路的競爭冒險 82
3．8．1 競爭冒險的分類與判別 82
3．8．2 競爭冒險消除方法 83
習題 84
第4章 觸發器 90
4．1 電平觸發的觸發器 90
4．1．1 基本RS觸發器 90
4．1．2 時鐘觸發器 94
4．2 脈衝觸發的觸發器 99
4．2．1 主從RS觸發器 99
4．2．2 主從JK觸發器 100
4．3 邊沿觸發的觸發器 104
4．3．1 TTL邊沿觸發器 104
4．3．2 CMOS邊沿觸發器 107
4．4 觸發器的分類和區別 109
*4．5 觸發器之間的轉換 111
4．6 觸發器的典型套用 112
習題 113
第5章 時序邏輯電路 119
5．1 時序邏輯電路的基本概念 119
5．1．1 時序邏輯電路的結構及特點 119
5．1．2 時序邏輯電路的分類 120
5．1．3 時序邏輯電路的表示方法 120
5．2 同步時序邏輯電路的一般分析方法 121
5．3 同步時序邏輯電路的設計 124
5．4 計數器 132
5．4．1 4位二進制同步集成計數器74161 132
5．4．2 8421BCD碼同步加法計數器74160 133
5．4．3 同步二進制加法計數器74163 134
5．4．4 二-五-十進制異步加法計數器74290 134
5．4．5 集成計數器的套用 136
5．5 暫存器 141
5．5．1 暫存器74175 141
5．5．2 移位暫存器 142
5．5．3 集成移位暫存器74194 143
5．5．4 移位暫存器構成的移位型計數器 145
5．6 序列信號發生器 147
5．6．1 計數型序列信號發生器 147
5．6．2 移位型序列信號發生器 148
習題 150
第6章 脈衝波形的產生與變換 157
6．1 矩形脈衝信號的基本參數 157
6．2 555定時器 157
6．3 施密特觸發器 158
6．3．1 555定時器構成的施密特觸發器 159
6．3．2 門電路構成的施密特觸發器 160
6．3．3 集成施密特觸發器 161
6．3．4 施密特觸發器的套用 162
6．4 單穩態觸發器 164
6．4．1 TTL與非門組成的微分型單穩態觸發器 164
6．4．2 555定時器構成的單穩態觸發器 166
6．4．3 集成單穩態觸發器 167
6．4．4 單穩態觸發器的套用 170
6．5 多諧振盪器 172
6．5．1 555定時器構成的多諧振盪器 173
6．5．2 TTL與非門構成的多諧振盪器 175
6．5．3 石英晶體振盪器 176
6．5．4 施密特觸發器構成的多諧振盪器 177
6．5．5 多諧振盪器的套用 179
習題 179
第7章 數模轉換與模數轉換 184
7．1 數模轉換電路 184
7．1．1 數模轉換關係 184
7．1．2 權電阻網路DAC 185
7．1．3 R-2R梯形電阻網路DAC 186
7．1．4 R-2R倒梯形電阻網路DAC 187
7．1．5 電流激勵DAC 188
7．1．6 集成數模轉換電路 188
7．1．7 DAC的主要技術指標 193
7．2 模數轉換電路 195
7．2．1 ADC的工作過程 195
7．2．2 並行比較型ADC 198
7．2．3 並/串型ADC 200
7．2．4 逐次逼近型ADC 201
7．2．5 雙積分型ADC 203
7．2．6 集成ADC 204
7．2．7 ADC的主要技術指標 207
習題 208
第8章 半導體存儲器及可程式邏輯器件 212
8．1 半導體存儲器概述 212
8．1．1 半導體存儲器的分類 212
8．1．2 存儲器的技術指標 213
8．2 隨機存儲器（RAM） 213
8．2．1 RAM的基本結構 213
8．2．2 RAM晶片簡介 217
8．2．3 RAM的容量擴展 218
8．3 唯讀存儲器（ROM） 220
8．3．1 ROM的分類 220
8．3．2 ROM的結構與基本原理 221
8．3．3 ROM套用 222
*8．4 可程式邏輯器件（PLD） 225
8．4．1 可程式邏輯器件概述 225
8．4．2 可程式邏輯器件的基本結構和電路表示方法 226
8．4．3 複雜可程式邏輯器件（CPLD） 228
8．4．4 現場可程式門陣列（FPGA） 232
8．4．5 CPLD/FPGA設計方法與編程技術 237
習題 240
第9章 數字系統設計基礎 246
9．1 數字系統概述 246
9．1．1 數字系統的結構 246
9．1．2 數字系統的定時 246
9．1．3 數字系統設計的一般過程 247
9．2 ASM圖表 247
9．2．1 ASM圖表的符號 247
9．2．2 ASM圖表的含義 249
9．2．3 ASM圖表的建立 250
9．3 數字系統設計 251
習題 260
第10章 硬體描述語言Verilog HDL 262
10．1 Verilog HDL的基本知識 262
10．1．1 什麼是Verilog HDL 262
10．1．2 Verilog HDL的發展歷史 262
10．1．3 Verilog HDL程式的基本結構 263
10．2 Verilog HDL的基本元素 265
10．2．1 注釋符 265
10．2．2 標識符 266
10．2．3 關鍵字 266
10．2．4 間隔符 266
10．2．5 操作符 266
10．2．6 數據類型 270
10．3 Verilog HDL的基本語句 275
10．3．1 過程結構語句 275
10．3．2 語句塊 277
10．3．3 時序控制 278
10．3．4 賦值語句 279
10．3．5 分支語句 280
10．3．6 循環語句 282
10．4 Verilog HDL程式設計實例 283
10．4．1 基本邏輯門電路設計 283
10．4．2 組合邏輯電路設計 286
10．4．3 時序邏輯電路設計 292
10．4．4 數字系統設計實例 298
10．5 Verilog HDL的模擬仿真 301
10．5．1 Quartus II開發軟體 301
10．5．2 ModelSim開發軟體 302
10．5．3 仿真實例 302
習題 310
參考文獻 311
