《數字電路與系統設計基礎(第2版)》保持第一版以計算機組成方框為線索介紹數位技術的基本原理和用數字功能模組構建數字系統的方法與理念的結構。其特色是以設計為綱，以系統設計為中心，突出現代設計方法。例如除介紹傳統的分析設計方法外，增添了用模組結合算法實現組合邏輯電路，按算法流程圖或ASM圖並以模組為中心實現時序邏輯電路，以及用存儲器配合微程式方法設計控制器等。還增加了關於SCFL高速器件的介紹。各章內容的編排與格式也有所創新。
基本介紹
- 書名：數字電路與系統設計基礎
- 出版社：高等教育出版社
- 頁數：513頁
- 開本：16
- 作者：黃正瑾
- 出版日期：2014年8月1日
- 語種：簡體中文
- ISBN：9787040405835
基本介紹,內容簡介,作者簡介,圖書目錄,
基本介紹
內容簡介
《數字電路與系統設計基礎(第2版)》可作為高等學校電氣類、電子信息類、自動化類等專業“數字電子技術”類課程64學時（不含第9章）或80～96學時（含第9章）的教材，或作為“數字電子技術”、“數字系統課程設計”兩門課程的合用教材，也可供相關學科的工程技術人員參考。
作者簡介
黃正瑾，1942年出生於江蘇揚州，現為東南大學教授。曾長期教授數字電路、電子系統設計、EDA及相關實踐課程，並主持東南大學的大學生電子設計競賽培訓及大學生課外創新活動。
黃教授1965年畢業於南京工學院無線電工程系，曾任大學生電子設計競賽全國專家組專家，江蘇省專家組組長。主要著作有：《計算機結構與邏輯設計》、《在系統編程技術及其套用》（第二版獲2001年教育部2等獎）、《CPLD電路設計技術入門到套用》、《大學生電子設計競賽賽題解析》等。
黃教授1965年畢業於南京工學院無線電工程系，曾任大學生電子設計競賽全國專家組專家，江蘇省專家組組長。主要著作有：《計算機結構與邏輯設計》、《在系統編程技術及其套用》（第二版獲2001年教育部2等獎）、《CPLD電路設計技術入門到套用》、《大學生電子設計競賽賽題解析》等。
圖書目錄
第0章緒論
0.1數位訊號與數字電路
0.1.1數位訊號的特點
0.1.2數位訊號的優點
0.2數字系統的實現方法
0.2.1全硬體實現
0.2.2程式+存儲器的實現方法
0.3計算機的基本結構與運行方式
0.3.1計算機的基本結構
0.3.2計算機的運行方式
0.4數字系統設計實例
0.5本書的主要內容與學習方法
總結
習題一
第1章數字系統中的數制和碼制
1.1數字系統中的數制
1.1.1十進制
1.1.2R進制
1.1.3二進制
1.1.4二進制的優點
1.1.5數制間的轉換
1.1.6八進制與十六進制
1.2數字系統中數的表示方法與格式
1.2.1碼的概念（二進制碼與循環碼）
1.2.2實數在數字系統中的表示方法
1.2.3定點數與浮點數
1.2.4十進制數的表示方法
1.3非數值數據在數字系統中的表示方法
總結
習題
第2章邏輯函式與門網路
2.1邏輯代數的基本知識
2.1.1邏輯代數的基本運算
2.1.2邏輯代數的基本定律
2.1.3邏輯代數的基本規則
2.1.4邏輯代數的常用公式
2.1.5邏輯運算的完備集
2.2邏輯函式及其描述方法
2.2.1邏輯表達式
2.2.2邏輯圖
2.2.3真值表
2.2.4卡諾圖
2.2.5標準表達式
2.2.6最大項和標準或—與表達式
2.2.7非完全定義邏輯函式的描述
2.3門電路的基本知識
2.3.1正邏輯與負邏輯
2.3.2非門的電路模型
2.3.3其他門電路
2.3.4門電路的主要技術要求
2.3.5互補輸出結構與開路門、三態門
2.3.6數位訊號的傳送與傳輸門（TG）
2.3.7集成門電路的外部封裝
2.4邏輯函式的簡化
2.4.1邏輯簡化的意義與標準
2.4.2公式法簡化
2.4.3卡諾圖法簡化
2.4.4計算機輔助邏輯簡化
2.5組合邏輯電路
2.5.1組合邏輯電路的定義與特點
2.5.2組合邏輯電路的分析
2.5.3用混合邏輯電路圖的方法描述組合邏輯電路
2.5.4組合邏輯電路的語言描述
2.5.5幾種常用的組合邏輯模組
2.6組合邏輯電路的設計
2.6.1根據真值表設計
2.6.2使用模組根據算法設計
2.6.3用存儲器與可程式邏輯器件實現組合邏輯電路
2.7電子設計自動化與邏輯模擬
2.7.1電子設計自動化（EDA）概述
2.7.2邏輯模擬
2.8組合邏輯電路的競爭與險象
2.8.1產生險象的原因
2.8.2消除險象的方法
2.9組合邏輯電路設計實例
總結
習題
第3章時序邏輯電路
3.1觸發器的原理與套用
3.1.1基本SR觸發器
3.1.2鎖存器
3.1.3觸發器的無競態觸發方式
3.1.4帶直接清除端的觸發器
3.1.5觸發器的套用
3.2時序邏輯電路的基本結構與描述方法
3.2.1時序邏輯電路的基本結構與行為特徵
3.2.2時序邏輯電路的描述方法
3.3時序邏輯電路的分析方法
3.3.1傳統的時序邏輯電路分析方法
3.3.2以集成計數器為核心的時序邏輯電路的分析方法
3.3.3以集成移位暫存器為核心的時序邏輯電路的分析方法
3.3.4以集成暫存器（鎖存器）為核心的時序邏輯電路分析
3.3.5異步時序邏輯電路的分析
3.3.6時序邏輯電路的延時分析
3.4時序邏輯電路的設計方法
3.4.1傳統的時序邏輯電路設計方法
3.4.2採用MSI時序邏輯功能模組設計
3.4.3時序邏輯電路的其他設計方法
3.5時序邏輯電路設計實例
總結
習題
第4章可程式邏輯器件
4.1專用積體電路
4.1.1掩模設計
4.1.2編程設計
4.2可程式邏輯器件的電路結構
4.2.1簡單可程式邏輯器件（SPLD）
4.2.2複雜可程式邏輯器件（CPLD）
4.2.3現場可程式門陣列（FPGA）
4.2.4CPLD與FPGA的性能比較
4.3可程式邏輯器件的使用
4.3.1PLD的設計流程
4.3.2開發軟體使用方法
4.4VHDL語言
4.4.1概述
4.4.2程式包
4.4.3實體
4.4.4結構體
4.5可程式片上系統（SoPC）
4.6PLD設計舉例
總結
習題
第5章算術邏輯運算電路
5.1基本算術運算電路’
5.1.1加法器
5.1.2數值比較器
5.1.3移位運算
5.2複雜運算電路的設計
5.2.1用基本運算電路配合控制程式的實現方法
5.2.2乘法電路
5.2.3除法電路
5.3BCD碼算法
5.3.11位BCD碼運算
5.3.2多位BCD碼加法電路
5.3.3BCD碼乘法
5.4邏輯運算和中規模集成ALU
5.5運算電路設計實例
總結
習題
第6章存儲器
6.1半導體存儲器
6.1.1存儲器的基本結構
6.1.2線性解碼方式
6.1.3雙向解碼方式
6.1.4存儲器容量的擴展
6.1.5靜態RAM的讀/寫過程
6.1.6動態RAM的概念
6.2隻讀存儲器
6.2.1固定ROM
6.2.2可程式ROM
6.2.3用ROM實現時序邏輯電路
6.3其他存儲器
6.3.1磁表面存儲器
6.3.2光學存儲器
6.4計算機中的存儲器體系與管理
6.4.1存儲器的層次化體系
6.4.2超高速快取與主存之間的數據交換
6.5存儲器設計實例
總結
習題
第7章終端、匯流排和接口
7.1外部信息與二進制代碼之間的轉換
7.1.1部分輸入設備的轉換原理與相關接口
7.1.2部分輸出設備的轉換原理
7.2數模與模數轉換
7.2.1感測器與信號調理電路
7.2.2數模轉換的基本原理
7.2.3常用的D/A轉換方案
7.2.4D/A轉換的主要技術指標
7.2.5A/D轉換的基本原理
7.2.6幾種常見的A/D轉換方案
7.3系統匯流排
7.3.1匯流排的標準
7.3.2設備與匯流排的連線
7.3.3計算機匯流排的分類與標準
7.4接口電路
7.4.1計算機與終端的信息交換方式
7.4.2數模和模數轉換常用集成晶片及其與數字系統之間的接口
7.5數字數據的遠地傳送
7.5.1數據串列傳送方式
7.5.2校驗碼及校驗電路
7.5.3串並轉換與並串轉換電路
7.6接口電路設計實例
總結
習題
第8章數字系統與控制器設計
8.1數字系統的設計過程
8.1.1系統調研，確定初步方案
8.1.2邏輯劃分，確定詳細方案
8.1.3選擇器件，確定具體電路
8.2全硬體數字系統控制器設計
8.2.1硬體控制器設計
8.2.2微程式控制器
8.3數字系統的軟體實現方法
8.3.1模型計算機的指令系統
8.3.2模型計算機CPU的組成（硬體結構）
8.4模型計算機的控制器設計
8.4.1指令的執行過程分析
8.4.2組合電路控制器設計
8.4.3模型計算機微程式控制器
8.5數字系統與控制器設計實例
總結
習題
第9章數字集成邏輯電路及其套用
9.1電晶體開關電路
9.1.1MOS電晶體的開關特性
9.1.2單溝道模擬開關電路
9.1.3CMOS雙向模擬開關單元
9.1.4CMOS多路模擬開關（AMUX）
9.1.5雙極型模擬開關
9.1.6二極體開關
9.2門電路
9.2.1門電路的基本結構
9.2.2門電路的傳輸特性與技術指標
9.2.3幾種常用的門電路工藝與結構
9.2.4動態門的概念
9.3高速MOS門電路
9.3.1SCFL電路的基本結構
9.3.2SCFL數字單元電路
9.3.3其他SCFL電路
9.4開關信號的產生
9.4.1張弛振盪原理
9.4.2雙穩態觸發器
9.4.3單穩態觸發器
9.4.4自激多諧振盪器
9.4.5555定時器
9.4.6負阻器件及其套用
9.5積體電路套用設計實例
總結
習題
附錄一國家標準GB4728.12—85《電氣圖用圖形符號二進制邏輯單元》簡介
附錄二VHDL簡明教程
附錄三英漢名詞術語對照
參考文獻
0.1數位訊號與數字電路
0.1.1數位訊號的特點
0.1.2數位訊號的優點
0.2數字系統的實現方法
0.2.1全硬體實現
0.2.2程式+存儲器的實現方法
0.3計算機的基本結構與運行方式
0.3.1計算機的基本結構
0.3.2計算機的運行方式
0.4數字系統設計實例
0.5本書的主要內容與學習方法
總結
習題一
第1章數字系統中的數制和碼制
1.1數字系統中的數制
1.1.1十進制
1.1.2R進制
1.1.3二進制
1.1.4二進制的優點
1.1.5數制間的轉換
1.1.6八進制與十六進制
1.2數字系統中數的表示方法與格式
1.2.1碼的概念（二進制碼與循環碼）
1.2.2實數在數字系統中的表示方法
1.2.3定點數與浮點數
1.2.4十進制數的表示方法
1.3非數值數據在數字系統中的表示方法
總結
習題
第2章邏輯函式與門網路
2.1邏輯代數的基本知識
2.1.1邏輯代數的基本運算
2.1.2邏輯代數的基本定律
2.1.3邏輯代數的基本規則
2.1.4邏輯代數的常用公式
2.1.5邏輯運算的完備集
2.2邏輯函式及其描述方法
2.2.1邏輯表達式
2.2.2邏輯圖
2.2.3真值表
2.2.4卡諾圖
2.2.5標準表達式
2.2.6最大項和標準或—與表達式
2.2.7非完全定義邏輯函式的描述
2.3門電路的基本知識
2.3.1正邏輯與負邏輯
2.3.2非門的電路模型
2.3.3其他門電路
2.3.4門電路的主要技術要求
2.3.5互補輸出結構與開路門、三態門
2.3.6數位訊號的傳送與傳輸門（TG）
2.3.7集成門電路的外部封裝
2.4邏輯函式的簡化
2.4.1邏輯簡化的意義與標準
2.4.2公式法簡化
2.4.3卡諾圖法簡化
2.4.4計算機輔助邏輯簡化
2.5組合邏輯電路
2.5.1組合邏輯電路的定義與特點
2.5.2組合邏輯電路的分析
2.5.3用混合邏輯電路圖的方法描述組合邏輯電路
2.5.4組合邏輯電路的語言描述
2.5.5幾種常用的組合邏輯模組
2.6組合邏輯電路的設計
2.6.1根據真值表設計
2.6.2使用模組根據算法設計
2.6.3用存儲器與可程式邏輯器件實現組合邏輯電路
2.7電子設計自動化與邏輯模擬
2.7.1電子設計自動化（EDA）概述
2.7.2邏輯模擬
2.8組合邏輯電路的競爭與險象
2.8.1產生險象的原因
2.8.2消除險象的方法
2.9組合邏輯電路設計實例
總結
習題
第3章時序邏輯電路
3.1觸發器的原理與套用
3.1.1基本SR觸發器
3.1.2鎖存器
3.1.3觸發器的無競態觸發方式
3.1.4帶直接清除端的觸發器
3.1.5觸發器的套用
3.2時序邏輯電路的基本結構與描述方法
3.2.1時序邏輯電路的基本結構與行為特徵
3.2.2時序邏輯電路的描述方法
3.3時序邏輯電路的分析方法
3.3.1傳統的時序邏輯電路分析方法
3.3.2以集成計數器為核心的時序邏輯電路的分析方法
3.3.3以集成移位暫存器為核心的時序邏輯電路的分析方法
3.3.4以集成暫存器（鎖存器）為核心的時序邏輯電路分析
3.3.5異步時序邏輯電路的分析
3.3.6時序邏輯電路的延時分析
3.4時序邏輯電路的設計方法
3.4.1傳統的時序邏輯電路設計方法
3.4.2採用MSI時序邏輯功能模組設計
3.4.3時序邏輯電路的其他設計方法
3.5時序邏輯電路設計實例
總結
習題
第4章可程式邏輯器件
4.1專用積體電路
4.1.1掩模設計
4.1.2編程設計
4.2可程式邏輯器件的電路結構
4.2.1簡單可程式邏輯器件（SPLD）
4.2.2複雜可程式邏輯器件（CPLD）
4.2.3現場可程式門陣列（FPGA）
4.2.4CPLD與FPGA的性能比較
4.3可程式邏輯器件的使用
4.3.1PLD的設計流程
4.3.2開發軟體使用方法
4.4VHDL語言
4.4.1概述
4.4.2程式包
4.4.3實體
4.4.4結構體
4.5可程式片上系統（SoPC）
4.6PLD設計舉例
總結
習題
第5章算術邏輯運算電路
5.1基本算術運算電路’
5.1.1加法器
5.1.2數值比較器
5.1.3移位運算
5.2複雜運算電路的設計
5.2.1用基本運算電路配合控制程式的實現方法
5.2.2乘法電路
5.2.3除法電路
5.3BCD碼算法
5.3.11位BCD碼運算
5.3.2多位BCD碼加法電路
5.3.3BCD碼乘法
5.4邏輯運算和中規模集成ALU
5.5運算電路設計實例
總結
習題
第6章存儲器
6.1半導體存儲器
6.1.1存儲器的基本結構
6.1.2線性解碼方式
6.1.3雙向解碼方式
6.1.4存儲器容量的擴展
6.1.5靜態RAM的讀/寫過程
6.1.6動態RAM的概念
6.2隻讀存儲器
6.2.1固定ROM
6.2.2可程式ROM
6.2.3用ROM實現時序邏輯電路
6.3其他存儲器
6.3.1磁表面存儲器
6.3.2光學存儲器
6.4計算機中的存儲器體系與管理
6.4.1存儲器的層次化體系
6.4.2超高速快取與主存之間的數據交換
6.5存儲器設計實例
總結
習題
第7章終端、匯流排和接口
7.1外部信息與二進制代碼之間的轉換
7.1.1部分輸入設備的轉換原理與相關接口
7.1.2部分輸出設備的轉換原理
7.2數模與模數轉換
7.2.1感測器與信號調理電路
7.2.2數模轉換的基本原理
7.2.3常用的D/A轉換方案
7.2.4D/A轉換的主要技術指標
7.2.5A/D轉換的基本原理
7.2.6幾種常見的A/D轉換方案
7.3系統匯流排
7.3.1匯流排的標準
7.3.2設備與匯流排的連線
7.3.3計算機匯流排的分類與標準
7.4接口電路
7.4.1計算機與終端的信息交換方式
7.4.2數模和模數轉換常用集成晶片及其與數字系統之間的接口
7.5數字數據的遠地傳送
7.5.1數據串列傳送方式
7.5.2校驗碼及校驗電路
7.5.3串並轉換與並串轉換電路
7.6接口電路設計實例
總結
習題
第8章數字系統與控制器設計
8.1數字系統的設計過程
8.1.1系統調研，確定初步方案
8.1.2邏輯劃分，確定詳細方案
8.1.3選擇器件，確定具體電路
8.2全硬體數字系統控制器設計
8.2.1硬體控制器設計
8.2.2微程式控制器
8.3數字系統的軟體實現方法
8.3.1模型計算機的指令系統
8.3.2模型計算機CPU的組成（硬體結構）
8.4模型計算機的控制器設計
8.4.1指令的執行過程分析
8.4.2組合電路控制器設計
8.4.3模型計算機微程式控制器
8.5數字系統與控制器設計實例
總結
習題
第9章數字集成邏輯電路及其套用
9.1電晶體開關電路
9.1.1MOS電晶體的開關特性
9.1.2單溝道模擬開關電路
9.1.3CMOS雙向模擬開關單元
9.1.4CMOS多路模擬開關（AMUX）
9.1.5雙極型模擬開關
9.1.6二極體開關
9.2門電路
9.2.1門電路的基本結構
9.2.2門電路的傳輸特性與技術指標
9.2.3幾種常用的門電路工藝與結構
9.2.4動態門的概念
9.3高速MOS門電路
9.3.1SCFL電路的基本結構
9.3.2SCFL數字單元電路
9.3.3其他SCFL電路
9.4開關信號的產生
9.4.1張弛振盪原理
9.4.2雙穩態觸發器
9.4.3單穩態觸發器
9.4.4自激多諧振盪器
9.4.5555定時器
9.4.6負阻器件及其套用
9.5積體電路套用設計實例
總結
習題
附錄一國家標準GB4728.12—85《電氣圖用圖形符號二進制邏輯單元》簡介
附錄二VHDL簡明教程
附錄三英漢名詞術語對照
參考文獻
