《數字設計-電路與系統》能滿足電子、通信、自動控制與計算機等專業本科和大專教學要求。《數字設計-電路與系統》分十章和若干附錄，包括邏輯代數基礎、組合與時序電路分析和設計、集成邏輯門、觸發器、時鐘信號產生，AID、D/A轉換、系統設計和PLD的功能及套用，特別加強了MSI和LSI電路的套用以及用ASM圖和RTL實現數字系統設計的方法。每章後配有習題可供選用。 本教材可根據需要作適當取捨，以滿足不同層次的教學要求而不失其系統性。文字通俗易俺、便於自學，還可供有關工程技術人員參考。
基本介紹
- 書名：數字設計:電路與系統
- 出版社：北京理工大學出版社
- 頁數：498頁
- 開本：32
- 定價：25.00
- 作者：張著 程震先
- 出版日期：1992年6月1日
- 語種：簡體中文
- ISBN：7810134396
- 品牌：北京理工大學出版社
圖書目錄,序言,
圖書目錄
第一章 數位技術概念以及數制和編碼
1.1 引盲
1.2 數制
1.3 數制間的轉換
1.3.1 二、八、十六進制數轉換為十進制數
1.3.2 十進制數轉換為二、八、十六進制數
1.3.3 二、八、十六進制數之間的轉換
1.4 數的補碼及運算
1.4.1 數的補碼
1.4.2 補碼的運算
1.5 編碼
1.5.1 二進制碼、格雷碼和二-十進制碼
1.5.2 字母數字碼
1.5.3 檢錯碼
第二章 邏輯代數基礎
2.1 邏輯變數與邏輯函式
2.1.1 邏輯變數和三種基本運算
2.1.2 邏輯函式
2.2 邏輯代數的運算規律
2.2.1 基本公式
2.2.2 三個重要規則
2.2.3 若干常用公式
2.2.4 複合運算和複合門
2.3 邏輯函式的兩種標準形式
2.3.1 最小項和最大項
2.3.2 標準表達式和真值表
2.4 邏輯函式的代數化簡法
2.4.1 簡化的意義和途徑
2.4.2 代數化簡法
2.5 邏輯函式的卡諾圈化簡法
2.5.1 卡諾圖（K圖）
2.5.2 最小項合併規律
2.5 用卡諾圖化簡邏輯函式
2.6 非完全描述邏輯函式的化簡
2.6.1 非完全描述邏輯函式
2.6.2 利用約束項簡化非完全描述邏輯函式
2.7 邏輯表達式的變換
2.8 邏輯函式的描述
2.8.1 邏輯函式的描述方法
2.8.2 描述方法間的轉換
第三章 組合邏輯電路
4.1 概述
3.1.1 組合電路的特點
3.1.2 組合元件——邏輯門
3.2 常用組合邏輯電路
3.2.1 編碼器和解碼器
3.2.2 數據選擇器和數據分配器
3.2.3 數碼比較器
3.2.4 加法器
3.2.5 碼組校驗電路
5.5 組合電路邏輯分析
5.4 組合電路邏輯設計
3.4.1 、用SSI設計組合電路
3.4.2 用MSI設計組合電路
3.4.3 一般設計步驟和邏輯抽象舉例
5.5 競爭與冒險
3.5.1 競爭與冒險現象
3.5.2 競爭與冒險的識別
3.5.3 冒險現象的排除
第四章 觸發器
4.1 基本RS觸發器
4.2 時鐘控制的RS觸發置
4.2.1 電路結構及工作原理
4.2.2 RS觸發器的特性方程和狀態圖
4.5 JK觸發器
4.3.1 主從式JK觸發器
4.3.2 JK邊沿觸發器
4.4 維持阻塞式D觸發器
4.4.1 電路及工作原理
4.4.2 D觸發器的特性方程及狀態圖
4.5 T和T'觸發器
4.6.1 T和T'觸發器的邏輯功能
4.5.2 觸發器的驅動（或稱激勵）表
4.B觸發器的脈衝工作特性
4.8.1 主從式JK觸發器的脈衝工作特性
4.6.2 JK邊沿觸發器的脈衝工作特性
4.6.3 維持阻塞式D觸發器的脈衝工作特性
4.7 CMOS觸發器
4.7.1 主從式D觸發器
4.7.2 主從式JK觸發器
4.8 觸發器邏輯功能的轉換
4.8.1 D觸發器轉換為其它功能的觸發器
4.8.2 JK觸發器轉換為其它功能的觸發器
第五章 時序邏輯電路
5.1 概述
5.1.1 時序電路的特點與組成
5.1.2 時序電路的功能描述
5.2 常用時序邏輯部件
s.2.1 暫存器
5.2.2 移位暫存器
s.2.3 計數器
5.5 計數和分頻電路
5.3.1 同步計數器的分析與設計
5.3.2 異步計數器的分析與設計
5.3.3 用MSI計數器實現任意模計數和分頻
5.3.4 移存型計數器
5.4 序列信號發生器
5.4.1 順序脈衝發生器
5.4.2 移存型序列信號發生器
s.4.3 計數型序列信號發生器
5.5 同步時序電路的分析與設計
5.5.1 同步時序電路分析
5.5.2 同步時序電路設計
s.5.3 同步時序電路的實現
第六章 數字系統設計
6.1 概述
6.2 ASM圖符號
6.5 ASM圖的硬體實現
6.3.1 用傳統方法實現ASM圖
6.3.2 用多路選擇器實現ASM圖
6.3.3 每個狀態一個觸發器法
6.3.4 基於ROM法實現ASM圖
6.3.5 對實現已知ASM圖需進一步明確的問題
6.4 用ASM圖實現小型數字系統
6.4.1 系統時鐘的設計
6.4.2 交通信號燈的設計
第七章 集成邏輯門
第八章 脈衝波形的產生及整形
第九章 數字/模擬及模擬/數字轉換
第十章 可程式邏輯器件PLD
習題
附錄1 引入變數卡諾圖
附錄2 BCD/七段解碼器
附錄3 組塞反饋式異步計數器
附錄4 程式分頻器
附錄5 隨機存取存儲器
附錄6 常用符號對照表
參考書目
1.1 引盲
1.2 數制
1.3 數制間的轉換
1.3.1 二、八、十六進制數轉換為十進制數
1.3.2 十進制數轉換為二、八、十六進制數
1.3.3 二、八、十六進制數之間的轉換
1.4 數的補碼及運算
1.4.1 數的補碼
1.4.2 補碼的運算
1.5 編碼
1.5.1 二進制碼、格雷碼和二-十進制碼
1.5.2 字母數字碼
1.5.3 檢錯碼
第二章 邏輯代數基礎
2.1 邏輯變數與邏輯函式
2.1.1 邏輯變數和三種基本運算
2.1.2 邏輯函式
2.2 邏輯代數的運算規律
2.2.1 基本公式
2.2.2 三個重要規則
2.2.3 若干常用公式
2.2.4 複合運算和複合門
2.3 邏輯函式的兩種標準形式
2.3.1 最小項和最大項
2.3.2 標準表達式和真值表
2.4 邏輯函式的代數化簡法
2.4.1 簡化的意義和途徑
2.4.2 代數化簡法
2.5 邏輯函式的卡諾圈化簡法
2.5.1 卡諾圖（K圖）
2.5.2 最小項合併規律
2.5 用卡諾圖化簡邏輯函式
2.6 非完全描述邏輯函式的化簡
2.6.1 非完全描述邏輯函式
2.6.2 利用約束項簡化非完全描述邏輯函式
2.7 邏輯表達式的變換
2.8 邏輯函式的描述
2.8.1 邏輯函式的描述方法
2.8.2 描述方法間的轉換
第三章 組合邏輯電路
4.1 概述
3.1.1 組合電路的特點
3.1.2 組合元件——邏輯門
3.2 常用組合邏輯電路
3.2.1 編碼器和解碼器
3.2.2 數據選擇器和數據分配器
3.2.3 數碼比較器
3.2.4 加法器
3.2.5 碼組校驗電路
5.5 組合電路邏輯分析
5.4 組合電路邏輯設計
3.4.1 、用SSI設計組合電路
3.4.2 用MSI設計組合電路
3.4.3 一般設計步驟和邏輯抽象舉例
5.5 競爭與冒險
3.5.1 競爭與冒險現象
3.5.2 競爭與冒險的識別
3.5.3 冒險現象的排除
第四章 觸發器
4.1 基本RS觸發器
4.2 時鐘控制的RS觸發置
4.2.1 電路結構及工作原理
4.2.2 RS觸發器的特性方程和狀態圖
4.5 JK觸發器
4.3.1 主從式JK觸發器
4.3.2 JK邊沿觸發器
4.4 維持阻塞式D觸發器
4.4.1 電路及工作原理
4.4.2 D觸發器的特性方程及狀態圖
4.5 T和T'觸發器
4.6.1 T和T'觸發器的邏輯功能
4.5.2 觸發器的驅動（或稱激勵）表
4.B觸發器的脈衝工作特性
4.8.1 主從式JK觸發器的脈衝工作特性
4.6.2 JK邊沿觸發器的脈衝工作特性
4.6.3 維持阻塞式D觸發器的脈衝工作特性
4.7 CMOS觸發器
4.7.1 主從式D觸發器
4.7.2 主從式JK觸發器
4.8 觸發器邏輯功能的轉換
4.8.1 D觸發器轉換為其它功能的觸發器
4.8.2 JK觸發器轉換為其它功能的觸發器
第五章 時序邏輯電路
5.1 概述
5.1.1 時序電路的特點與組成
5.1.2 時序電路的功能描述
5.2 常用時序邏輯部件
s.2.1 暫存器
5.2.2 移位暫存器
s.2.3 計數器
5.5 計數和分頻電路
5.3.1 同步計數器的分析與設計
5.3.2 異步計數器的分析與設計
5.3.3 用MSI計數器實現任意模計數和分頻
5.3.4 移存型計數器
5.4 序列信號發生器
5.4.1 順序脈衝發生器
5.4.2 移存型序列信號發生器
s.4.3 計數型序列信號發生器
5.5 同步時序電路的分析與設計
5.5.1 同步時序電路分析
5.5.2 同步時序電路設計
s.5.3 同步時序電路的實現
第六章 數字系統設計
6.1 概述
6.2 ASM圖符號
6.5 ASM圖的硬體實現
6.3.1 用傳統方法實現ASM圖
6.3.2 用多路選擇器實現ASM圖
6.3.3 每個狀態一個觸發器法
6.3.4 基於ROM法實現ASM圖
6.3.5 對實現已知ASM圖需進一步明確的問題
6.4 用ASM圖實現小型數字系統
6.4.1 系統時鐘的設計
6.4.2 交通信號燈的設計
第七章 集成邏輯門
第八章 脈衝波形的產生及整形
第九章 數字/模擬及模擬/數字轉換
第十章 可程式邏輯器件PLD
習題
附錄1 引入變數卡諾圖
附錄2 BCD/七段解碼器
附錄3 組塞反饋式異步計數器
附錄4 程式分頻器
附錄5 隨機存取存儲器
附錄6 常用符號對照表
參考書目
序言
數字邏輯設計課程編寫的教材。書稿經兵器工業總公司電子技術專業指導委員會複查，兵工教材編審室審定定稿。
隨著半導體集成技術的迅速發展，已經生產出快速、可靠、價格適當的數字/模擬和模擬/數字集成轉換器，以及各種集成規模（SSl、MSl、LSI）的其它數字電路，很多過去只能靠模擬方法解決的問題，今天可以用數字概念和方法來實現。當前數字概念和方法以及微處理器幾乎滲透到所有領域，並將繼續發展下去。
微處理器和系統級大規模數字積體電路的出現，並不意味著可以取消基本邏輯設計方法，而只需要強調邏輯設計的接口設計。事實上，根據數字積體電路的現狀和新的進展，為適應新的需要，應讓學生從基本邏輯設計開始，進而實現接口設計。因此，邏輯設計者當前和今後的任務是通過邏輯和接口設計，將各種規模的邏輯器件和部件連線起來，構成預定的數字系統。本教村首先解決基本邏輯分析和設計方法，進而闡明通過邏輯和接口設計實現小型數字系統的設計方法。此外，本教材也為通過微程式設計實現更複雜的數字系統——微處理器、單片機和微型計算機，打下硬體基礎。
隨著半導體集成技術的迅速發展，已經生產出快速、可靠、價格適當的數字/模擬和模擬/數字集成轉換器，以及各種集成規模（SSl、MSl、LSI）的其它數字電路，很多過去只能靠模擬方法解決的問題，今天可以用數字概念和方法來實現。當前數字概念和方法以及微處理器幾乎滲透到所有領域，並將繼續發展下去。
微處理器和系統級大規模數字積體電路的出現，並不意味著可以取消基本邏輯設計方法，而只需要強調邏輯設計的接口設計。事實上，根據數字積體電路的現狀和新的進展，為適應新的需要，應讓學生從基本邏輯設計開始，進而實現接口設計。因此，邏輯設計者當前和今後的任務是通過邏輯和接口設計，將各種規模的邏輯器件和部件連線起來，構成預定的數字系統。本教村首先解決基本邏輯分析和設計方法，進而闡明通過邏輯和接口設計實現小型數字系統的設計方法。此外，本教材也為通過微程式設計實現更複雜的數字系統——微處理器、單片機和微型計算機，打下硬體基礎。
