數字系統設計自動化（第2版）

《數字系統設計自動化（第2版）》是2006年清華大學出版社出版的圖書，作者是邊計年。

基本介紹

• 中文名：數字系統設計自動化（第2版）
• 作者：邊計年
• 出版社：清華大學出版社
• 出版時間：2006年6月16日
• 定價：49 元
• ISBN：9787302107590

內容簡介

本書是1996年出版的《數字系統設計自動化》一書的第2版，是為高等學校計算機、電子工程等有關專業的研究生和高年級學生編寫的教科書，著重介紹關於數字系統的電子設計自動化（Electronic Design Automation，EDA）各個領域的基礎理論和最新發展。第2版在第1版的基礎上對大部分內容做了更新，力求反映最新發展。本書力求做到深入淺出而又不失嚴密性，其中包含作者多年來教學科研工作的成果。本書既為EDA工具的開發者提供理論基礎，也為使用EDA工具的設計者提供必要的專業知識。

本書共分9章，第1章介紹EDA的各個領域概貌； 第2章介紹硬體描述語言，著重介紹VHDL，並簡要介紹Verilog； 第3章介紹邏輯模擬和VHDL模擬技術，以及最新出現的硬體驗證語言； 第4章介紹組合電路和時序電路的邏輯綜合技術； 第5章介紹高層次綜合技術； 第6章介紹等價性驗證和模型檢驗的形式驗證方法； 第7章簡要介紹故障診斷和測試碼生成的基本技術； 第8章介紹EDA領域的最新發展； 第9章介紹EDA工具MAX+plus Ⅱ的使用方法。

作者簡介

邊計年，清華大學計算機系教授，博士生導師。1970年畢業於清華大學自動控制系，畢業後在清華大學任教至今，其中1985年至1986年作為訪問學者在日本京都大學進修。研究方向為面向系統晶片(SOC)的系統設計方法學，包括系統描述、軟硬體劃分與通信綜合、與布圖結合的高層次綜合、系統協同設計與驗證等。出版著作有《數字系統計算機輔助設計》、《數字系統設計自動化》、《超大規模積體電路計算機輔助設計技術》等。譯著有《用VHDL設計電子線路》、《數字邏輯與VHDL設計》、《嵌入式系統的描述與設計》、《用SpecC做系統設計》等。

目錄

第1章 概論

1.1 電子設計自動化技術發展的回顧

1.2 數字系統自動設計的流程

1.3 從EDA的角度觀察VLS

1.3.1 VLSI的分類

1.3.2 晶片布圖模式

1.3.3 可程式邏輯器件

1.4 EDA的主要領域

1.4.1 硬體描述語言

1.4.2 模擬驗證

1.4.3 綜合技術

1.4.4 數字系統形式驗證

1.4.5 測試診斷

1.4.6 版圖設計

1.4.7 資料庫

1.5 積體電路快速發展對設計自動化的挑戰與機遇

本章小結

習題

參考文獻

第2章 硬體描述語言

2.1 硬體描述

2.1.1 電路模型的描述

2.1.2 硬體描述語言

2.2 VHDL的基本結構

2.2.1 VHDL模組模型

2.2.2 對象及其數據類型

2.2.3 表達式

2.2.4 子程式——過程與函式

2.2.5 程式包與設計庫

2.3 VHDL層次化結構模型

2.3.1 實體聲明

2.3.2 元件例化

2.3.3 配置指定

2.4 VHDL的順序行為描述

2.4.1 進程71

2.4.2 順序信號賦值語句

2.4.3 變數賦值語句

2.4.4 條件控制語句

2.4.5 循環控制語句

2.4.6 順序斷言語句

2.4.7 順序過程調用

2.4.8 返回語句

2.4.9 空語句

2.5 VHDL的並行行為描述

2.5.1 並行信號賦值語句

2.5.2 並行斷言語句

2.5.3 並行過程調用語句

2.5.4 決斷信號

2.6 VHDL行為模型的執行過程

2.6.1 事項處理與事件

2.6.2 信號賦值中的延遲處理

2.6.3 模擬時鐘與模擬周期

2.6.4 實例

2.7 VHDL的複合並行語句

2.7.1 block語句

2.7.2 生成語句

2.8 大型電路設計舉例

2.8.1 交通燈控制器

2.8.2用有限自動機描述系統行為103

2.9Verilog語言簡介109

2.9.1Verilog基本組成109

2.9.2Verilog結構描述111

2.9.3對象類型與常數112

2.9.4基本行為模型——進程112

2.9.5持續賦值與過程賦值114

2.9.6控制語句115

2.9.7任務與函式116

2.9.8順序語句塊和並行語句塊118

2.9.9混合描述舉例120

本章小結123

習題124

參考文獻133

第3章模擬驗證135

3.1模擬驗證概述135

3.1.1驗證在設計過程中的作用135

3.1.2模擬系統的基本組成137

3.2邏輯模擬139

3.2.1邏輯模擬內部電路模型139

3.2.2事件驅動模擬算法144

3.2.3三值模擬與競爭冒險檢測154

3.3VHDL模擬157

3.3.1VHDL模擬系統的組成157

3.3.2VHDL內部模型160

3.3.3VHDL模擬算法164

3.4硬體驗證語言169

3.4.1硬體驗證語言出現的背景169

3.4.2用硬體驗證語言實現模擬驗證的方法170

3.4.3Jeda語言的運行機制173

3.4.4Jeda語法特點175

3.4.5Jeda驗證實例179

本章小結188

習題189

參考文獻192

第4章邏輯綜合193

4.1邏輯綜合的內容和方法193

4.2布爾函式的立方體表示法197

4.3立方體運算199

4.3.1基本概念199

4.3.2相交和包含判斷的具體實現207

4.3.3銳積運算209

4.3.4星積運算216

4.4多輸出函式與單輸出函式的陣列變換218

4.4.1單輸出函式的表示形式219

4.4.2陣列合併220

4.4.3陣列分離220

4.5單輸出函式質立方體的計算221

4.5.1銳積求質立方體221

4.5.2疊代星積求質立方體221

4.5.3廣義星積法求質立方體223

4.6單輸出函式的自動綜合226

4.6.1選拔法求最小化覆蓋227

4.6.2收縮算法求無冗餘覆蓋231

4.7多輸出函式的自動綜合232

4.7.1收縮算法求無冗餘覆蓋232

4.7.2選拔法求最小化覆蓋235

4.8組合邏輯電路的變換237

4.8.1多級邏輯電路轉化為二級邏輯電路237

4.8.2二級邏輯電路轉化為多級邏輯電路240

4.9時序邏輯電路的自動綜合244

4.9.1時序電路的數學模型245

4.9.2完全規定時序機狀態最小化246

4.9.3不完全規定時序機的狀態化簡250

4.9.4時序機的狀態分配255

本章小結257

習題258

參考文獻263

第5章高層次綜合265

5.1高層次綜合概述265

5.1.1高層次綜合的概念265

5.1.2高層次綜合的優點266

5.2高層次綜合的內容267

5.2.1編譯與轉換267

5.2.2調度與分配272

5.2.3控制器綜合273

5.2.4結果生成與反編譯274

5.2.5高層次綜合中的設計空間搜尋276

5.3調度技術276

5.3.1調度的基本問題276

5.3.2調度算法的分類279

5.3.3ASAP調度算法與ALAP調度算法281

5.3.4列表調度算法285

5.3.5調度中控制結構的處理287

5.3.6調度中的功能單元庫297

5.4分配技術299

5.4.1分配的基本問題299

5.4.2分配算法301

5.5高層次綜合中的最佳化技術309

5.5.1具有分支控制結構時操作的移動309

5.5.2控制數據流圖的結構變換311

本章小結316

習題317

參考文獻322

第6章形式驗證325

6.1形式驗證概述325

6.1.1形式驗證的意義325

6.1.2形式驗證的基本方法327

6.2定理證明330

6.2.1形式邏輯330

6.2.2高階邏輯定理證明系統HOL334

6.2.3用HOL驗證硬體電路338

6.3模型檢驗340

6.3.1模型檢驗概述340

6.3.2系統建模：Kripke結構342

6.3.3性質表示：時態邏輯344

6.3.4顯式模型檢驗348

6.4符號模型檢驗352

6.4.1時態邏輯的固定點特性353

6.4.2布爾函式的表示方法——二叉判別圖356

6.4.3用BDD隱式表示有限狀態機360

6.4.4CTL符號模型檢驗363

6.5定界模型檢驗365

6.5.1可滿足性問題365

6.5.2時態邏輯的定界語義368

6.5.3定界模型檢驗問題到SAT問題的轉化369

6.6組合電路的等價性檢驗372

6.7時序電路的等價性檢驗375

6.7.1基於顯式狀態遍歷的等價性檢驗376

6.7.2基於BDD隱式狀態遍歷的等價性檢驗377

本章小結379

習題381

參考文獻384

第7章測試與可測性設計386

第8章 面向深亞微米工藝的EDA技術

第9章 用EDA工具設計積體電路

附錄A VHDL預定義環境

附錄B 英漢名詞對照表

返回商品介紹頁