《數字邏輯 （第二版）》是2018年10月中國科學技術大學出版社出版的圖書，作者是張輝宜、丁剛。
基本介紹
- 中文名：數字邏輯 （第二版）
- 作者：張輝宜、丁剛
- 出版社：中國科學技術大學出版社
- 出版時間：2018年10月
- 定價：32 元
- 開本：16 開
- 裝幀：平裝
- ISBN：9787312026041
內容簡介,圖書目錄,
內容簡介
數字邏輯電路的分析和設計方法，主要內容包括數字電路基本概念、數制和碼制、邏輯代數基礎、邏輯函式的建立和化簡、基本門電路、組合邏輯電路的分析與設計、觸發器、時序邏輯電路的分析與設計、常用中規模邏輯器件的套用、PLD邏輯器件、脈衝的產生與整形等，通過實例介紹了HDL語言及數字系統設計方法。
本教材內容由淺入深，適用於高等院校計算機類專業“數字邏輯”課程，亦可供從事自動化、通信、儀器儀表等電子工程領域的科研和工程技術人員參考。
圖書目錄
前言
第1章 數字邏輯電路基礎
1.1 數字系統基本概念
1.1.1 數位訊號
1.1.2 數字電路
1.1.3 數字系統
1.1.4 數字系統中的兩種運算類型
1.1.5 數字邏輯電路研究的主要問題
1.2 數制與編碼
1.2.1 數制
1.2.2 數制轉換
1.2.3 真值與機器數
1.2.4 常用編碼
1.3 邏輯代數及其運算規則
1.3.1 三種基本邏輯
1.3.2 邏輯運算
1.3.3 邏輯代數基本定律和規則
1.4 邏輯函式的建立及其表示方法
1.4.1 邏輯函式的建立
1.4.2 邏輯函式的表示方法及其轉換
1.4.3 邏輯函式的標準形式
1.5 邏輯函式的化簡
1.5.1 邏輯函式的最簡形式
1.5.2 邏輯函式的公式法化簡
1.5.3 邏輯函式的卡諾圖化簡
1.5.4 具有任意項的邏輯函式的化簡
1.5.5 多輸出邏輯函式的化簡
1.6 門電路
1.6.1 分立元件門電路
1.6.2 TTL集成門電路
1.6.3 CMOS門電路
1.6.4 門電路使用注意事項
1.6.5 數字電路接口技術
習題
第2章 組合邏輯電路
2.1 組合邏輯電路分析
2.2 組合邏輯電路設計
2.2.1 組合邏輯電路設計舉例
2.2.2 輸入不提供反變數的組合邏輯電路設計
2.3 編碼器和解碼器
2.3.1 編碼器
2.3.2 解碼器
2.4.其他常用的組合邏輯器件
2.4.1 全加器：
2.4.2 數字比較器
2.4.3 數據選擇器
2.4.4 奇偶校驗器
2.5 採用中規模邏輯器件實現組合邏輯函式
2.5.1 用數據選擇器實現組合邏輯函式
2.5.2 用其他中規模邏輯器件實現組合邏輯電路
2.6 組合邏輯的冒險現象
2.6.1 冒險現象的定義
2.6.2 冒險現象的避免
習題
第3章 時序邏輯電路
3.1 時序邏輯電路概述
3.1.1 時序邏輯電路的結構
3.1.2 時序邏輯電路的分類
3.1.3 同步時序邏輯電路的描述方法
3.2 基本時序電路
3.2.1 R-S觸發器
3.2.2 D觸發器
3.2.3 J-K觸發器
3.2.4 T觸發器
3.2.5 觸發器的功能變換
3.3 同步時序邏輯電路的分析
3.3.1 同步時序邏輯電路的分析方法
3.3.2 同步時序邏輯電路的分析舉例
3.4 同步時序邏輯電路的設計
3.4.1 建立原始狀態表
3.4.2 狀態化簡
3.4.3 狀態分配
3.4.4 確定激勵函式和輸出函式
3.4.5 設計舉例
3.5 暫存器
3.5.1 數碼暫存器
3.5.2 移位暫存器
3.6 計數器
3.6.1 同步計數器的分析與設計
3.6.2 異步計數器的分析與設計
3.6.3 採用MSI實現任意模值計數器
3.7 脈衝異步時序電路的分析：
3.8 脈衝異步時序電路的設計
3.9 異步時序電路中的冒險
3.9.1 異步時序邏輯電路中的冒險
3.9.2 異步時序邏輯電路中的競爭
習題
第4章 可程式邏輯器件
4.1 概述
4.1.1 引言
4.1.2 PLD的發展
4.1.3 PLD的一般結構
4.1.4 PLD的電路表示法
4.1.5 PLD的分類
4.2 低密度可程式邏輯器件
4.2.1 可程式唯讀存儲器PROM
4.2.2 可程式邏輯陣列PLA
4.2.3 可程式陣列邏輯PAL.
4.2.4 通用陣列邏輯GAL
4.3 高密度可程式邏輯器件
4.3.1 複雜的可程式邏輯器件（CPLD）
4.3.2 現場可程式門陣列（FPGA）
4.3.3 FPGA/CPLD開發套用選擇
4.4 先進的編程和測試技術
4.4.1 在系統編程技術
4.4.2 邊界掃描測試技術
4.4.3 套用於FPGA/CPLD的EDA開發流程
習題
第5章 脈衝波形的產生與整形
5.1 脈衝信號和脈衝電路
5.1.1 脈衝信號
5.1.2 脈衝電路
5.2 脈衝波形發生器及整形電路
5.2.1 單穩態觸發器
5.2.2 施密特觸發器
5.2.3 多諧振盪器
5.3 集成555定時器
5.3.1 集成555定時器的工作原理
5.3.2 集成555定時器的套用
習題
第6章 數字系統設計
6.1 數字系統設計概述
6.1.1 數字系統的基本組成
6.1.2 數字系統的設計方法
6.1.3 數字系統的設計方式
6.1.4 數字系統的實現
6.2 數字系統設計的描述工具
6.2.1 算法狀態機（ASM）圖
6.2.2 暫存器傳輸語言RTL
6.3 數字系統設計實例
6.3.1 簡易數字頻率計的設計
6.3.2 數字鐘的設計
6.3.3 交通信號燈控制器的設計
習題
第7章 硬體描述語言基礎
7.1 硬體描述語言概述
7.2 VHDL簡介
7.2.1 VHDL概述
7.2.2 認識VHDL程式
7.3 VerilogHDL簡介
7.3.1 VerilogHDL概述
7.3.2 認識VerilogHDL程式
7.4 其他硬體描述語言
7.4.1 ABEL-HDL簡介
7.4.2 AHDL簡介
7.5 使用HDL的開發流程
7.6 主要EDA平台對HDL的支持
7.6.1 Max PlusⅡ
7.6.2 QuartusⅡ
7.6.3 Foundataion和ISE
7.6.4 ispDesignEXPERT和ispLEVER
習題
附錄 部分集成晶片管腳圖及其說明
參考文獻
