《數字系統設計自動化》是1996年清華大學出版社出版的圖書
基本介紹
- 作者：薛宏熙 / 等
- ISBN：9787302023319
- 頁數：414
- 定價：25.00
- 出版社：清華大學出版社
- 出版時間：1996-01
- 裝幀：平裝
內容介紹,作品目錄,
內容介紹
內容簡介
本書是高等學校計算機、電子工程等有關專業高年級學生和研究生的教科書，也是這一領域工程技
術人員的參考書。本書是作者多年教學和科研工作的總結，力求做到深入淺出而又不失嚴格性。它為
EDA工具的開發者提供理論基礎，也為EDA工具的使用者提供專業知識。
全書共分8章：第1章介紹電子數字系統設計自動化（EDA）的各個領域；第2章介紹硬體描述語
言VHDL；第3章介紹EDA系統的框架結構；第4章介紹模擬技術；第5章介紹邏輯綜合；第6章介紹
高層次綜合；第7章介紹故障診斷；第8章介紹形式驗證的理論和方法。
作品目錄
目錄
第1章 概論
1.1 電子系統設計自動化技術發展的回顧
1.2 從EDA的角度來觀察VLSI
1.2.1 VLSI的分類
1.2.2 晶片布圖
1.2.3 可程式邏輯器件
1.3 數字系統自動設計的流程
1.4 EDA的主要領域
1.4.1 硬體描述語言
1.4.2 模擬驗證
1.4.3 綜合技術
1.4.4 測試診斷
1.4.5 邏輯設計形式驗證
1.4.6 工程實現
1.5 EDA系統的構成
參考文獻
第2章 硬體描述語言vHDL
2.1 硬體描述語言VHDI
2.2 VHDL的基礎知識
2.2.1 設計實體和結構體的概念
2.2.2 面向模擬器的某些特性
2.2.3 結構和行為
2.2.4 數據類型與對象
2.2.5 各分立部分之間的聯結
2.2.6 VHDL的主要構件
2.2.7 設計庫
2.3 VHDL的數據類型
2.3.1 文字
2.3.2 標量類型
2.3.3 複合類型
2.3.4 子類型
2.3.5 屬性
2.3.6 預定義算符
2.4 VHDL行為描述
2.4.1 進程語句
2.4.2 行為模型的順序性
2.4.3 行為模型的並行（並發）性
2.5 VHDL的結構描述
2.5.1 結構描述的基本特徵
2.5.2 規則結構
2.5.3 配置指定
2.5.4 默認值與無連線連線埠
2.6 VHDL對大規模設計的支持
2.6.1 設計庫的概念
2.6.2 VHDL中名字的可見性
2.6.3 使用library語句訪問其它庫
2.6.4 塊語句
2.6.5 設計中的數據共享
2.6.6 結構描述和行為描述的混合使用
2.7 VHDL的一些高級特性
2.7.1 重載
2.7.2 用戶定義的屬性
2.7.3 與信號相關的屬性
2.7.4 被保護的信號賦值語句
2.7.5 斷開指定
2.7.6 空事項處理
2.8 設計實例
2.8.1 交通燈控制器
2.8.2 創建技術說明書
參考文獻
第3章 EDA系統的框架結構
3.1 概述
3.1.1 EDA系統框架結構的提出
3.1.2 EDA系統框架結構的概念
3.1.3 EDA系統框架結構的構成模型
3.1.4 EDA系統框架結構的特點
3.2 數據模型與數據管理
3.2.1 工程資料庫及其管理系統
3.2.2 EDA系統中的數據模型
3.2.3 EDA系統中資料庫的層次組織
3.3 用戶界面管理
3.3.1 用戶界面管理系統概述
3.3.2 UIMS的兩種界面
3.3.3 用戶界面描述語言
3.3.4 小結
參考文獻
第4章 模擬
4.1 模擬的目的和方法
4.1.1 設計自動化與模擬驗證
4.1.2 模擬級別
4.1.3 模擬系統的基本組成
4.2 邏輯模擬模型
4.2.1 電路網表
4.2.2 信號狀態值
4.2.3 延遲模型
4.2.4 元件模型
4.3 邏輯模擬算法
4.3.1 模擬過程
1.3.2 事件表驅動模擬算法
4.3.3 三值模擬算法與競爭冒險檢測
4.4開關級模擬
4.4.1 開關級電路模型
4.4.2 計算節點信號狀態的強度比較算法
4.4.3 等效阻容網路算法
4.4.4 信號延遲的計算
4.4.5 門、功能塊級和開關級的混合模擬處理
4.5 高層次模擬
4.5.1 VHDL模擬系統的組成
4.5.2 VHDL內部模型的確立
4.5.3 VHDL模擬算法
4.6 互動式模擬與調試
4.6.1 高級圖形調試器及DEBUG功能
4.6.2 適應DEBUG功能的VHDL模型及算法
4.6.3 互動式波形顯示編輯工具
參考文獻
第5章 邏輯綜合
5.1 邏輯綜合的內容和方法
5.2 布爾函式的立方體表示法
5.3 立方體運算
5.3.1 基本概念
5.3.2 相交和包含判斷的具體實現
5.3.3 銳積運算
5.3.4 星積運算
5.4 多輸出函式與單輸出函式的陣列變換
5.4.1 單輸出函式的表示形式
5.4.2 陣列合併
5.4.3 陣列分離
5.5 單輸出函式質立方體的計算
5.5.1 銳積求質立方體
5.5.2 疊代星積求質立方體
5.5.3 廣義星積求質立方體
5.6 單輸出函式的自動綜合
5.6.1 選拔法求最小化覆蓋
5.6.2 收縮算法求無冗餘覆蓋
5.7 多輸出函式的自動綜合
5.7.1 收縮算法求無冗餘覆蓋
5.7.2 選拔法求最小化覆蓋
5.7.3 判別質蘊涵項的E算法
5.8 組合邏輯電路的變換
5.8.1 多級邏輯電路轉化為二級邏輯電路
5.8.2 二級邏輯電路轉化為多級邏輯電路
5.9 時序邏輯電路的自動綜合
5.9.1 時序機的數學模型
5.9.2 完全規定時序機的狀態最小化
5.9.3 不完全規定時序機的狀態化簡
5.9.4 時序機的狀態分配
參考文獻
第6章 高層次綜合
6.1 高層次綜合概述
6.1.1 高層次綜合的概念
6.1.2 高層次綜合的優點
6.2 高層次綜合的內容
6.2.1 編譯與轉換
6.2.2 調度與分配
6.2.3 控制器綜合
6.2.4 結果生成與反編譯
6.2.5 高層次綜合中的設計空間搜尋
6.3 調度技術
6.3.1 調度問題
6.3.2 調度算法的分類
6.3.3 ASAP調度算法與ALAP調度算法
6.3.4 列表調度算法
6.3.5 調度中控制結構的處理
6.3.6 調度中的功能單元庫
6.4 分配技術
6.4.1 分配問題
6.4.2 分配算法
6.5 高層次綜合中的最佳化技術
6.5.1 具有分枝控制結構時操作的移動
6.5.2 控制數據流圖的結構變換
6.6 小結
參考文獻
第7章 故障診斷
7.1 故障診斷與測試集
7.1.1 測試與故障診斷
7.1.2 故障模型
7.1.3 測試向量與測試集
7.1.4 故障的合併與測試集的壓縮
7.1.5 測試碼的生成問題
7.2 敏化路徑法求組合電路的測試碼
7.2.1 單路徑敏化法
7.2.2 D算法
7.3 布爾差分法
7.4 多故障的測試碼生成
7.4.1 多故障模型的D算法
7.4.2 高階布爾差分法
7.5 時序電路的測試碼生成
7.5.1 同步時序電路的疊代展開
7.5.2 擴展D算法
7.5.3 異步時序電路的疊代展開
7.6 故障模擬
7.6.1 並行故障模擬
7.6.2 演繹故障模擬
7.6.3 同時故障模擬
7.7 可測性設計
7.7.1 可測性分析
7.7.2 設定觀察點和控制點
7.7.3 組合電路的可測性電路結構
7.7.4 掃描方式電路設計
7.7.5 內建自測試設計
參考文獻
第8章 形式驗證
8.1 形式驗證的目的和基本方法
8.1.1 形式驗證的基本概念
8.1.2 形式驗證的基本方法
8.2 基於符號處理的形式推理方法
8.2.1 電路的描述
8.2.2 公理系
8.2.3 基於FOL定理證明系統的驗證過程
8.3 基於時序邏輯的驗證
8.3.1 時序邏輯簡介
8.3.2 用時序邏輯描述電路的時序關係
8.3.3 利用狀態遷移表的驗證方法
8.4 歸納斷言法在邏輯驗證中的套用
8.4.1 歸納斷言法簡介
8.4.2 一個暫存器傳輸語言及其公理定義
8.4.3 驗證實例
8.5 提取行為表達式的驗證方法
8.5.1 驗證用描述語言ISPB簡介
8.5.2 事件、歷史序列和行為
8.5.3 行為表達式
8.5.4 由ISPB程式求行為表達式
8.5.5 用行為表達式進行驗證
參考文獻
附錄A VHDL預定義環境
附錄B IEEE多值邏輯系統標準包
附錄C 英漢名詞對照表
第1章 概論
1.1 電子系統設計自動化技術發展的回顧
1.2 從EDA的角度來觀察VLSI
1.2.1 VLSI的分類
1.2.2 晶片布圖
1.2.3 可程式邏輯器件
1.3 數字系統自動設計的流程
1.4 EDA的主要領域
1.4.1 硬體描述語言
1.4.2 模擬驗證
1.4.3 綜合技術
1.4.4 測試診斷
1.4.5 邏輯設計形式驗證
1.4.6 工程實現
1.5 EDA系統的構成
參考文獻
第2章 硬體描述語言vHDL
2.1 硬體描述語言VHDI
2.2 VHDL的基礎知識
2.2.1 設計實體和結構體的概念
2.2.2 面向模擬器的某些特性
2.2.3 結構和行為
2.2.4 數據類型與對象
2.2.5 各分立部分之間的聯結
2.2.6 VHDL的主要構件
2.2.7 設計庫
2.3 VHDL的數據類型
2.3.1 文字
2.3.2 標量類型
2.3.3 複合類型
2.3.4 子類型
2.3.5 屬性
2.3.6 預定義算符
2.4 VHDL行為描述
2.4.1 進程語句
2.4.2 行為模型的順序性
2.4.3 行為模型的並行（並發）性
2.5 VHDL的結構描述
2.5.1 結構描述的基本特徵
2.5.2 規則結構
2.5.3 配置指定
2.5.4 默認值與無連線連線埠
2.6 VHDL對大規模設計的支持
2.6.1 設計庫的概念
2.6.2 VHDL中名字的可見性
2.6.3 使用library語句訪問其它庫
2.6.4 塊語句
2.6.5 設計中的數據共享
2.6.6 結構描述和行為描述的混合使用
2.7 VHDL的一些高級特性
2.7.1 重載
2.7.2 用戶定義的屬性
2.7.3 與信號相關的屬性
2.7.4 被保護的信號賦值語句
2.7.5 斷開指定
2.7.6 空事項處理
2.8 設計實例
2.8.1 交通燈控制器
2.8.2 創建技術說明書
參考文獻
第3章 EDA系統的框架結構
3.1 概述
3.1.1 EDA系統框架結構的提出
3.1.2 EDA系統框架結構的概念
3.1.3 EDA系統框架結構的構成模型
3.1.4 EDA系統框架結構的特點
3.2 數據模型與數據管理
3.2.1 工程資料庫及其管理系統
3.2.2 EDA系統中的數據模型
3.2.3 EDA系統中資料庫的層次組織
3.3 用戶界面管理
3.3.1 用戶界面管理系統概述
3.3.2 UIMS的兩種界面
3.3.3 用戶界面描述語言
3.3.4 小結
參考文獻
第4章 模擬
4.1 模擬的目的和方法
4.1.1 設計自動化與模擬驗證
4.1.2 模擬級別
4.1.3 模擬系統的基本組成
4.2 邏輯模擬模型
4.2.1 電路網表
4.2.2 信號狀態值
4.2.3 延遲模型
4.2.4 元件模型
4.3 邏輯模擬算法
4.3.1 模擬過程
1.3.2 事件表驅動模擬算法
4.3.3 三值模擬算法與競爭冒險檢測
4.4開關級模擬
4.4.1 開關級電路模型
4.4.2 計算節點信號狀態的強度比較算法
4.4.3 等效阻容網路算法
4.4.4 信號延遲的計算
4.4.5 門、功能塊級和開關級的混合模擬處理
4.5 高層次模擬
4.5.1 VHDL模擬系統的組成
4.5.2 VHDL內部模型的確立
4.5.3 VHDL模擬算法
4.6 互動式模擬與調試
4.6.1 高級圖形調試器及DEBUG功能
4.6.2 適應DEBUG功能的VHDL模型及算法
4.6.3 互動式波形顯示編輯工具
參考文獻
第5章 邏輯綜合
5.1 邏輯綜合的內容和方法
5.2 布爾函式的立方體表示法
5.3 立方體運算
5.3.1 基本概念
5.3.2 相交和包含判斷的具體實現
5.3.3 銳積運算
5.3.4 星積運算
5.4 多輸出函式與單輸出函式的陣列變換
5.4.1 單輸出函式的表示形式
5.4.2 陣列合併
5.4.3 陣列分離
5.5 單輸出函式質立方體的計算
5.5.1 銳積求質立方體
5.5.2 疊代星積求質立方體
5.5.3 廣義星積求質立方體
5.6 單輸出函式的自動綜合
5.6.1 選拔法求最小化覆蓋
5.6.2 收縮算法求無冗餘覆蓋
5.7 多輸出函式的自動綜合
5.7.1 收縮算法求無冗餘覆蓋
5.7.2 選拔法求最小化覆蓋
5.7.3 判別質蘊涵項的E算法
5.8 組合邏輯電路的變換
5.8.1 多級邏輯電路轉化為二級邏輯電路
5.8.2 二級邏輯電路轉化為多級邏輯電路
5.9 時序邏輯電路的自動綜合
5.9.1 時序機的數學模型
5.9.2 完全規定時序機的狀態最小化
5.9.3 不完全規定時序機的狀態化簡
5.9.4 時序機的狀態分配
參考文獻
第6章 高層次綜合
6.1 高層次綜合概述
6.1.1 高層次綜合的概念
6.1.2 高層次綜合的優點
6.2 高層次綜合的內容
6.2.1 編譯與轉換
6.2.2 調度與分配
6.2.3 控制器綜合
6.2.4 結果生成與反編譯
6.2.5 高層次綜合中的設計空間搜尋
6.3 調度技術
6.3.1 調度問題
6.3.2 調度算法的分類
6.3.3 ASAP調度算法與ALAP調度算法
6.3.4 列表調度算法
6.3.5 調度中控制結構的處理
6.3.6 調度中的功能單元庫
6.4 分配技術
6.4.1 分配問題
6.4.2 分配算法
6.5 高層次綜合中的最佳化技術
6.5.1 具有分枝控制結構時操作的移動
6.5.2 控制數據流圖的結構變換
6.6 小結
參考文獻
第7章 故障診斷
7.1 故障診斷與測試集
7.1.1 測試與故障診斷
7.1.2 故障模型
7.1.3 測試向量與測試集
7.1.4 故障的合併與測試集的壓縮
7.1.5 測試碼的生成問題
7.2 敏化路徑法求組合電路的測試碼
7.2.1 單路徑敏化法
7.2.2 D算法
7.3 布爾差分法
7.4 多故障的測試碼生成
7.4.1 多故障模型的D算法
7.4.2 高階布爾差分法
7.5 時序電路的測試碼生成
7.5.1 同步時序電路的疊代展開
7.5.2 擴展D算法
7.5.3 異步時序電路的疊代展開
7.6 故障模擬
7.6.1 並行故障模擬
7.6.2 演繹故障模擬
7.6.3 同時故障模擬
7.7 可測性設計
7.7.1 可測性分析
7.7.2 設定觀察點和控制點
7.7.3 組合電路的可測性電路結構
7.7.4 掃描方式電路設計
7.7.5 內建自測試設計
參考文獻
第8章 形式驗證
8.1 形式驗證的目的和基本方法
8.1.1 形式驗證的基本概念
8.1.2 形式驗證的基本方法
8.2 基於符號處理的形式推理方法
8.2.1 電路的描述
8.2.2 公理系
8.2.3 基於FOL定理證明系統的驗證過程
8.3 基於時序邏輯的驗證
8.3.1 時序邏輯簡介
8.3.2 用時序邏輯描述電路的時序關係
8.3.3 利用狀態遷移表的驗證方法
8.4 歸納斷言法在邏輯驗證中的套用
8.4.1 歸納斷言法簡介
8.4.2 一個暫存器傳輸語言及其公理定義
8.4.3 驗證實例
8.5 提取行為表達式的驗證方法
8.5.1 驗證用描述語言ISPB簡介
8.5.2 事件、歷史序列和行為
8.5.3 行為表達式
8.5.4 由ISPB程式求行為表達式
8.5.5 用行為表達式進行驗證
參考文獻
附錄A VHDL預定義環境
附錄B IEEE多值邏輯系統標準包
附錄C 英漢名詞對照表
