南北橋是一種晶片結構，南北橋結構是歷史悠久而且相當流行的主機板晶片組架構。採用南北橋結構的主機板上都有兩個面積比較大的晶片，靠近CPU的為北橋晶片，主要負責控制AGP顯示卡、記憶體與CPU之間的數據交換；靠近PCI槽的為南橋晶片，主要負責軟碟機、硬碟、鍵盤以及附加卡的數據交換。傳統的南北橋架構是通過PCI匯流排來連線的，常用的PCI匯流排是33.3MHz工作頻率，32bit傳輸位寬，所以理論最高數據傳輸率僅為133MB/s。由於PCI匯流排的共享性，當子系統及其它周邊設備傳輸速率不斷提高以後，主機板南北橋之間偏低的數據傳輸率就逐漸成為影響系統整體性能發揮的瓶頸。因此，從英特爾i810開始，晶片組廠商都開始尋求一種能夠提高南北橋連線頻寬的解決方案。
基本介紹
- 中文名：南北橋
- 說明：系統I/O晶片（SI/O）
- 屬性：電腦配件
- 類型：主機板
晶片組,南橋,簡介,功能,南橋的連線,北橋,簡介,功能,發展史,南橋晶片,Intel,VIA,SiS,AMD,期刊,雜誌簡介,期刊內容,辦刊宗旨,收錄情況,主要欄目,投稿須知,
晶片組
（chipsets）（pciset) ：分為南橋SB和北橋NB
北橋一般都有散熱片的，離CPU不遠
南橋一般都沒有散熱片，很好找
南北橋的位置是不固定的，看主機板廠家
南橋
簡介
功能
1） PCI、ISA與IDE之間的通道。
3） KB控制（keyboard）。（鍵盤）
4） USB控制。（通用串列匯流排）
5） SYSTEM CLOCK系統時鐘控制。
6） I/O晶片控制。
7） ISA匯流排。
8） IRQ控制。（中斷請求）
9） DMA控制。（直接存取）
10） RTC控制。
11） IDE的控制。
南橋的連線
ISA—PCI
CPU—外設之間的橋樑
記憶體—外存
北橋
簡介
系統控制晶片，主要負責CPU與記憶體、CPU與PCI-E之間的通信。掌控項目多為高速設備，如：CPU、Host Bus。後期北橋集成了記憶體控制器、Cache高速控制器；
功能
① CPU與記憶體之間的交流。
② Cache控制。
③ AGP控制（圖形加速連線埠）
④ PCI匯流排的控制。
⑤ CPU與外設之間的交流。
⑥ 支持記憶體的種類及最大容量的控制。（標示出主機板的檔次）
發展史
南橋晶片
Intel
英特爾的加速中心架構（Accelerated Hub Architecture，縮寫AHA）首次出現在它的著名整合晶片組i810中。在i810晶片組中，英特爾一改過去經典的南北橋構架，採用了新的加速中心構架。加速中心架構由相當於傳統北橋晶片的GMCH(Graphics & Memory Controller Hub，圖形/存儲器控制中心）和相當於傳統南橋晶片的ICH(I/O Controller Hub，I/O控制中心），以及新增的FWH(Firmware Hub，固件控制器，相當於傳統體系結構中的BIOS ROM）共3塊晶片構成。
在這種新的加速中心架構中，兩塊晶片不是通過PCI匯流排進行連線，而是利用能提供兩倍於PCI匯流排頻寬的專用匯流排。這樣，每種設備包括PCI匯流排都可以與CPU直接通訊，Intel 810晶片組中的記憶體控制器和圖形控制器也可以使用一條8bit的133MHz“2×模式”匯流排，使得數據頻寬達到266MB/s，它的後續晶片組i8xx也大多採用這種架構。
這種體系其實跟南北橋架構相差不大，它主要是把PCI控制部分從北橋中剝離出來（北橋成為GMCH），由ICH負責PCI以及其它以前南橋負責的功能，而ICH也採用了加速中心架構，在圖形卡和記憶體與整合的AC’97 控制器、IDE控制器、雙USB連線埠和PCI 附加卡之間建立一個直接的連線。由於英特爾中心架構提供了每秒266 MB的PCI頻寬，這使得I/O控制器和記憶體控制器之間可以傳輸更多更豐富的信息；再加上最佳化了仲裁規則，系統可以同時進行更多的執行緒，從而實現了較為明顯的性能提升。在GMCH與ICH之間的傳輸速率則達到了8位133MHz DDR（等效於266MHz，266MB/s），它使得PCI匯流排、USB匯流排以及IDE通道與系統記憶體和處理器之間的頻寬有較大的增進。
當然，由於兩個Hub之間只有一個通道，所以一個時間內只能有一個設備傳輸數據，這些設備還包括了PCI匯流排上的設備，而PCI匯流排上的設備其最大的數據傳輸率仍為133MB/s。所以從某種程度而言，Intel目前的解決方案並非完美。因此，英特爾也在尋求一種新的解決方案，那就是3GIO(Third Generation Input/Output，第三代輸入輸出）技術。3GIO也稱為Arahahoe和串列PCI技術，是英特爾開發的未來技術，提供高頻寬、高速度連線計算機子系統和I/O周邊設備
VIA
VIA也推出了效能相近的V-Link技術。這項技術首次出現在它的DDR晶片組VIA Apollo Pro266中。在架構上，Pro266還是遵循傳統的南北橋結構，由VT8633北橋和VT8233南橋組成。但是和以往的結構不同，VIA在南北橋的通信方面捨棄了傳統的PCI匯流排，轉而使用自己研發的V-Link加速中心架構。在V-Link架構中，PCI匯流排成了南橋的下游，成為與IDE通道、AC’97 Link、USB、I/O平等的連線。
V-Link匯流排仍是一種PCI式的32位匯流排，但運行頻率從原來的33MHz提升到了66MHz，這樣南北橋之間的頻寬就提升到了266MHz，與傳統PCI匯流排133MHz的頻寬相比，可以說是成倍的增長。由於以往PCI匯流排的頻寬大部分被IDE設備所占用，因此南北橋之間的通信速度得不到保障，一定程度上影響了系統性能的發揮，尤其是在IDE傳輸任務繁重的場合。V-Link技術將南北橋通信從繁忙的PCI匯流排中獨立出來，這就有效地保證了晶片組內部信息傳遞的迅速和完整，對系統性能的提升有一定的幫助。在以後的發展規劃中，VIA有意將V-Link的頻率進一步提升到133MHz，這樣其頻寬在原來基礎上又增加一倍，將達到533MHz。
除上述頻寬提升技術外，VIA還設計了最新一代結構體系標準——HDIT(High-Bandwidth Differential Interconnect Technology，高頻寬互連技術）。HDIT結構為廣大系統OEM(原始設備製造商）提供了一種極具性價比和高度靈活的晶片基線設計平台。在當今主流桌面和移動PC的設計中，HDIT允許把諸如DDR 266記憶體接口、AGP 4×、533MB/s V-Link匯流排等一些先進的技術規範和標準同高度集成的HDIT南橋晶片結合在一起；而在要求靈活性很大的工作站及伺服器的設計中，可通過對HDIT工作模式的設定來實現HDIT北橋晶片中記憶體界面和AGP連線埠配置的最佳效果，從而獲得雙倍甚至四倍的記憶體數據頻寬，其頻寬最高可達4.2GB/s。
SiS
矽統的Multi-Threaded I/O Link（簡稱MuTIOL）架構首次出現在它的SiS635晶片組中。雖然矽統把它當作單晶片結構，但在SiS635內部還是有“南北”之分的。在SiS630s及以前的單晶片組中，也是用PCI匯流排作為南北連線數據通道，而同樣是為了解決頻寬問題，矽統引入了Multi-Threaded I/O Link架構。從其架構圖可以看到，Multi-Threaded I/O Link負責了8個設備的數據傳輸，它們是：PCI匯流排（其上的所有設備對Multi-Threaded I/O Link來說就是一個設備）、第一IDE通道、第二IDE通道、第一USB通道、第二USB通道、AC’97音頻、V.90軟Modem、媒介訪問控制器（MAC，Media Access Controller，主要為乙太網數據傳輸服務）。在具體設計上，Multi-Threaded I/O Link其實就是8條獨立的數據管道，每條管道的工作頻率是33.3MHz，傳輸數據位寬為32bit，這樣一條管道就相當於一條32位PCI匯流排的頻寬133MB/s，8條的總和是1.2GB/s，這就是為什麼頻寬能超過1GB/s的原因。與Intel和VIA的Link通道相比，總頻寬明顯提高，但具體到每條管道上，則不如Link通道的266MB/s，也就是說每個設備最高傳輸率仍限制在133MB/s，而且除了IDE以外，其他設備都是低速率設備，133MB/s的獨享頻寬對它們的意義並不是太大。
然而，分立通道設計也有其缺點。PCI匯流排與Hub Link或V-Link通道之所以一個時間內只允許一個設備傳輸數據，是因為只有一條線路，而且傳輸時採用的頻率固定。如果採用分立的通道則可以較好地解決這個問題，雖然在DMA的記憶體一端，一個時間還是只能為一個設備服務，但服務完後不必等待匯流排清空，即可立即為下一個設備服務，而其他設備（可以是一個或多個）的數據請求可不干擾當前設備的工作而傳送至記憶體控制端（相信會有一個針對這8個設備的佇列暫存器來對任務進行排序），在數據傳輸完後立刻執行下一任務，從而有助縮短設備和系統的等待與延遲時間，變相提高了每一設備的數據傳輸率。從這一點來說，Multi-Threaded I/O Link的設計對多任務操作有利。
AMD
在如何連線南北橋晶片，使IDE磁碟效能得以充分發揮的問題上，AMD也制訂出了一種能適用於各種高速晶片組之間的傳輸界面，這就是LDT(Lightning Data Transport），2001年2月改名為HyperTransport。 HyperTransport技術由AMD在今年4月首次公布，得到了包括NVIDIA、ALi在內的多家著名廠商的支持。該技術旨在提高各種IC晶片（包括PC， PDA等諸多方面）的數據傳輸速率，目前它的頻寬已達到12.8GB/s，其傳輸速度是現有PCI技術的96倍以上。
HyperTransport是由兩條點對點的單向數據傳輸路徑組成（一條為輸入、一條為輸出）。兩條單向傳輸路徑的數據頻寬是可以根據數據量的大小而彈性改變，最低的有2bit，可以調節為4bit、8bit、16bit、32bit，HyperTransport是運行在400MHz的時鐘頻率下的，但是使用的是與DDR相同的雙鐘頻觸發技術，所以在400MHz的額定頻率下數據傳輸率最高可達800MB/s。不過HyperTransport還有一大特色就是當數據資料寬度為非32bit（4Byte）時，可以用分批傳輸數據來達到32bit相同的效果，比如說16bit的數據就分兩批傳輸，在使用8bit數據時就分4批傳送，這種分包傳輸數據的方法，給了HyperTransport更大的彈性空間，最小4Byte，最大64Byte。對資料快速傳輸帶來了很大的改良，提高了系統數據處理性能。
HyperTransport除了可以將晶片間的數據高速傳輸之外，它還具有“封包傳輸技術（Packet-Based）”、“雙條單向數據流及點對點的數據連線方式”、“彈性數據頻寬”等特性。使用HyperTransport匯流排，可以改善系統數據傳輸的瓶頸，可以為系統設計人員製造更高效能的系統設備提供基礎，真正的加快整個系統的運行效能。
HyperTransport技術在晶片組上的首次運用出現在NVIDIA的系統晶片組處女作nForce上面。nForce晶片組由北橋晶片Integrated Graphics Processor (IGP）與南橋晶片Media and Communications Processor (MCP）組成。而HyperTransport匯流排對於NVIDIA的nForce晶片組體系來說，其作用就是把MCP、IGP以及CPU連線起來。在南北橋之間，nForce通過一個同步的8位高速數據匯流排，在不增加更多引腳的同時，獲得IGP與MCP之間800MB/s的巨大數據頻寬。雖然從數值上來看，要低於矽統的Multi-Threaded I/O Link架構，但由HyperTransport雙條單向數據流技術特性所決定，它的頻寬增益也頗為引人注目，相信至少能夠滿足兩三年以內的外設需要了。
期刊
雜誌簡介
刊 名：南北橋主管單位：長春出版社
主辦單位：長春出版社
期刊類型：綜合經濟理論
周 期：月刊
中文開本：16開
ISSN 1672-0407
CN 22-1221/F
12-138
期刊內容
《南北橋》雜誌是經國家新聞出版總署批准出版的一本人文社科綜合類學術理論期刊，每期160頁，大16開，月刊。適應經濟金融、信息技術、教學理念、農村發展、政策變革、思想進步等各方面的發展變化。並且內容豐富，印刷精美，集學術性、實用性、權威性、前瞻性與專業性於一體，具有很高的學術價值和社會影響力，讀者遍布全國各科研機構、高等院校及企事業單位。
辦刊宗旨
我刊本著“研究世界經濟理論 探討中國經濟發展 解讀各種經濟政策 服務當前經濟建設”的宗旨，推動和活躍學術界深入探討，促進具有中國特色的經濟理論體系建議，為廣大院校，科研機構，企事業單位交流學習搭建平台。
收錄情況
本刊已被中國知網、中國學術期刊網路出版總庫、CEPS中文電子來源期刊、CEPD中文電子學位論文資料庫等全文收錄。
主要欄目
政治理論、經濟研究、教育學研究、法學研究
哲學研究、文學研究、史學研究、管理學研究等
投稿須知
1、文獻字數要求：長短不限，但正文最低不少於2000字，且超過5600字以上來稿須附摘要和關鍵字以及相應英文翻譯，翻譯不便者可在來稿時註明由本刊代譯。
2、文獻傳遞方式：以電子稿件為佳。
3、文獻附屬檔案要求：文稿需詳細註明包括所屬省、市（縣）、在內的單位全稱及郵政編碼和聯繫電話，文章作者需附作者個人簡介一份，簡介內容僅限介紹姓名，出生年月、民族、籍貫、畢業時間和畢業院校（以前學歷為主），學歷層次和學位，現任職務和職稱以及主要社會兼職等。
4、文獻其它要求：本刊反對任何形式的學術造假和剽竊行為有文稿均應發自作者本人的研究成果，為維護作者與本刊雙方的合法權益，本刊則對所有來稿一率奉行“文責自負”原則。
5、文獻處理須知：除明顯錯誤外，本刊一般只對來稿做不涉及內容觀點的語言文字、結構層次和編輯規範性修改，凡不同意對文稿進行任何更動者需在來稿中特別註明。
6、文獻信息反饋：本刊擁有一批經驗豐富的資深專業人士擔任所有來稿的審核工作，來稿無論採用與否，投稿者均可稿件發出後一內得到本刊回復。
