《半導體器件的製造方法》是上海華力微電子有限公司於2013年4月9日申請的發明專利，該專利申請號為201310122105X，公布號為CN103227111A，公布日為2013年7月31日，發明人是馬旭、周維、曹亞民。
《半導體器件的製造方法》提供了一種半導體器件的製造方法，包括：步驟一：提供一襯底，襯底包括高壓器件區域和低壓器件區域，高壓器件區域和低壓器件區域由淺溝槽隔開，在所述襯底上形成覆蓋高壓器件區域和低壓器件區域的襯墊氧化層，在所述襯墊氧化層和淺溝槽上形成硬掩膜層；步驟二：採用乾法刻蝕去除高壓器件區域上的部分硬掩膜層；步驟三：採用第一清洗液去除高壓器件區域和淺溝槽交疊部分的部分厚度的淺溝槽，以使殘留在高壓器件區域和淺溝槽交界處的硬掩膜層暴露出來；步驟四：採用第二清洗液去除殘留在高壓器件區域和淺溝槽交界處的硬掩膜層。採用上述半導體器件的製造方法，可以有效改善了高壓器件柵氧層的形貌，從而提高高壓半導體器件的可靠性能。
2021年6月24日，《半導體器件的製造方法》獲得第二十二屆中國專利優秀獎。
（概述圖為《半導體器件的製造方法》摘要附圖）
基本介紹
- 中文名：半導體器件的製造方法
- 申請人：上海華力微電子有限公司
- 發明人：馬旭、周維、曹亞民
- 申請號：201310122105X
- 申請日：2013年4月9日
- 公布號：CN103227111A
- 公布日：2013年7月31日
- 地址：上海市浦東新區張江高科技園區高斯路497號
- 代理機構：上海思微智慧財產權代理事務所（普通合夥）
- 代理人：陸花
- Int. Cl.：H01L21/311
- 類別：發明專利
專利背景,發明內容,專利目的,技術方案,改善效果,附圖說明,技術領域,權利要求,實施方式,專利榮譽,
專利背景
高壓積體電路廣泛套用於平板顯示、通訊電路及汽車電路等多個領域。在高壓積體電路中，由低壓邏輯部分產生控制信號來控制高壓部分工作，其輸出通過包含高壓器件的高壓驅動電路提升到一個高電壓水平。
通常，高壓積體電路上集成有高壓器件和低壓器件，高壓器件需要採用厚柵氧工藝實現柵源耐壓，而低壓器件則可以採用薄柵氧工藝。傳統的高壓互補金屬氧化物半導體（High-voltage Complementary Metal Oxide Semiconductor，簡稱HV CMOS）的柵氧厚度大約在100納米左右，而低壓互補金屬氧化物半導體（Low-voltage Complementary Metal Oxide Semiconductor，簡稱LV CMOS）的柵氧厚度則在2.5納米左右。因此，需要特殊的工藝才能將HV CMOS的厚柵氧和LV CMOS薄柵氧集成在一起。
利用矽的選擇氧化（Local Oxidationof Silicon，LCOS）原理，藉助氮化矽作為硬掩模板是一種行之有效的集成不同厚度柵氧的方法。在傳統工藝中，以氮化矽為掩膜實現了矽的選擇氧化，在這種工藝中，除了形成有源電晶體的區域以外，在其它所有重摻雜矽區上均生長一層厚的氧化層，稱為隔離或場氧化層。而在傳統工藝中由於AA（Active Area）與STI交界處存在梯度，使得在乾法刻蝕氮化矽後會在交界處形成類似於側牆的氮化矽殘留，而氮化矽的殘留不僅會增加後續工藝的缺陷，還會使得其下的墊氧化層難以去除，從而導致柵氧形成之後AA邊緣形成尖角，最終降低了器件的擊穿電壓，影響器件GOI可靠性測試性能。
發明內容
專利目的
《半導體器件的製造方法》的目的在於提供一種半導體器件的製造方法，以解決專利背景相關技術中氮化矽殘留的問題，以改善高壓半導體器件的柵氧形貌，從而提高壓半導體器件的可靠性能。
技術方案
《半導體器件的製造方法》提供一種半導體器件的製造方法，包括：步驟一：提供一襯底，所述襯底包括高壓器件區域和低壓器件區域，所述高壓器件區域和低壓器件區域由淺溝槽隔開，在所述襯底上形成覆蓋高壓器件區域和低壓器件區域的襯墊氧化層，在所述襯墊氧化層和淺溝槽上形成硬掩膜層；步驟二：採用乾法刻蝕去除高壓器件區域上的部分所述硬掩膜層；步驟三：採用第一清洗液去除所述高壓器件區域和淺溝槽交疊部分的部分厚度的淺溝槽，以使殘留在高壓器件區域和淺溝槽交界處的硬掩膜層暴露出來；步驟四：採用第二清洗液去除殘留在高壓器件區域和淺溝槽交界處的硬掩膜層。
可選的，所述硬掩膜層為氮化矽。
可選的，所述第一清洗液為氫氟酸。
可選的，所述第一清洗液為氫氟酸和氟化氨的混合液。
可選的，所述第一清洗液為氫氟酸和磷酸的混合液。
可選的，所述第一清洗液為氫氟酸、氟化氨和磷酸的混合液。
可選的，所述第二清洗液為磷酸。
可選的，所述襯墊氧化層的厚度為90-140埃，所述硬掩膜層的厚度為250-400埃。
可選的，在所述步驟三中，去除的淺溝槽的厚度為100-300埃。
可選的，在所述步驟四中的清洗時間為1分鐘-3分鐘。
可選的，所述半導體器件的製造方法還包括：
步驟五：採用第一刻蝕液去除位於高壓器件區域上的襯墊氧化層，暴露出襯底表面；
步驟六：在所述高壓器件區域暴露出的襯底表面上形成高壓柵氧層。
可選的，所述高壓柵氧層的厚度為90納米-110納米。
改善效果
《半導體器件的製造方法》通過步驟三，可以將殘留在高壓器件區域和淺溝槽交界處的硬掩膜層暴露出來，並且通過步驟四將殘留的硬掩膜層去除。因為殘留的硬掩膜層被去除乾淨，在後續去除襯墊氧化層後，其暴露出的是表面均一的襯底，因此在其上形成的柵氧不會因為表面不平整而出現尖角，從而改善了高壓器件柵氧層的形貌，並提高了高壓半導體器件的可靠性能。
附圖說明
圖1為《半導體器件的製造方法》一實施例的半導體器件的製造方法的流程圖；
圖2至圖7為《半導體器件的製造方法》一實施例的半導體器件的製造方法各步驟器件剖面圖。
技術領域
《半導體器件的製造方法》涉及積體電路製造工藝技術領域，特別涉及一種半導體器件的製造方法。
權利要求
1.一種半導體器件的製造方法，包括：步驟一：提供一襯底，所述襯底包括高壓器件區域和低壓器件區域，所述高壓器件區域和低壓器件區域由淺溝槽隔開，在所述襯底上形成覆蓋高壓器件區域和低壓器件區域的襯墊氧化層，在所述襯墊氧化層和淺溝槽上形成硬掩膜層；步驟二：採用乾法刻蝕去除高壓器件區域上的部分所述硬掩膜層；步驟三：採用第一清洗液去除所述高壓器件區域和淺溝槽交疊部分的部分厚度的淺溝槽，以使殘留在高壓器件區域和淺溝槽交界處的硬掩膜層暴露出來；步驟四：採用第二清洗液去除殘留在高壓器件區域和淺溝槽交界處的硬掩膜層；步驟五：採用第一刻蝕液去除位於高壓器件區域上的襯墊氧化層，暴露出襯底表面；步驟六：在所述高壓器件區域暴露出的襯底表面上形成高壓柵氧層。
2.如權利要求1所述的半導體器件的製造方法，其特徵在於，所述硬掩膜層為氮化矽。
3.如權利要求2所述的半導體器件的製造方法，其特徵在於，所述第一清洗液為氫氟酸。
4.如權利要求2所述的半導體器件的製造方法，其特徵在於，所述第一清洗液為氫氟酸和氟化氨的混合液。
5.如權利要求2所述的半導體器件的製造方法，其特徵在於，所述第一清洗液為氫氟酸和磷酸的混合液。
6.如權利要求2所述的半導體器件的製造方法，其特徵在於，所述第一清洗液為氫氟酸、氟化氨和磷酸的混合液。
7.如權利要求1所述的半導體器件的製造方法，其特徵在於，所述第二清洗液為磷酸。
8.如權利要求1所述的半導體器件的製造方法，其特徵在於，所述襯墊氧化層的厚度為90-140埃，所述硬掩膜層的厚度為250-400埃。
9.如權利要求1所述的半導體器件的製造方法，其特徵在於，在所述步驟三中，去除的淺溝槽的厚度為100-300埃。
10.如權利要求1所述的半導體器件的製造方法，其特徵在於，在所述步驟四中的清洗時間為1分鐘-3分鐘。
11.如權利要求1所述的半導體器件的製造方法，其特徵在於，所述高壓柵氧層的厚度為90納米-110納米。
實施方式
步驟一：如圖2所示提供一襯底100；所述襯底100包括高壓器件區域101和低壓器件區域102，所述高壓器件區域101和低壓器件區域102由淺溝槽103隔開，在所述襯底101上形成有覆蓋所述高壓器件區域101和低壓器件區域102的襯墊氧化層104，在所述襯墊氧化層104和淺溝槽103上形成有硬掩膜層105。其中，所述高壓器件區域101與所述淺溝槽103部分重疊。
所述襯墊氧化層104的厚度為90-140埃，所述硬掩膜層105為氮化矽，所述硬掩膜層105的厚度為250-400埃。
步驟二：如圖3所示，採用乾法刻蝕去除高壓器件區域101上的部分所述硬掩膜層105；具體來說，採用乾法刻蝕去除高壓器件區域101上的部分所述硬掩膜層105，暴露出部分淺溝槽103和襯墊氧化層104的表面，所述淺溝槽103和襯墊氧化層104均為氧化矽。
因為氧化矽和氮化矽具有比較高的選擇比，因此在刻蝕硬掩膜層105的氮化矽時，所述淺溝槽103和襯墊氧化層104並不會被刻蝕。但是因為溝槽103和襯墊氧化層104交界處存在一定的梯度，因此在該步驟中，刻蝕去除部分硬掩膜層105時，在高壓器件區域101和淺溝槽103交界處會殘留一部分類似側牆的殘留硬掩膜層105a。
步驟三：如圖4所示，採用第一清洗液去除所述高壓器件區域101和淺溝槽103交疊部分的部分厚度的淺溝槽103，以使殘留在高壓器件區域101和淺溝槽103交界處的殘留硬掩膜層105a暴露出來；第一清洗液可以選用對氧化矽刻蝕性較好而對氮化矽刻蝕性較差的刻蝕液，以使在刻蝕淺溝槽103的同時，並不損傷在低壓器件區域102上的硬掩膜層105。具體來說，第一清洗液可以選用氫氟酸、氫氟酸和氟化氨的混合液、氫氟酸和磷酸的混合液或者氫氟酸、氟化氨和磷酸的混合液。
優選的，在步驟三中，刻蝕去除的淺溝槽103的厚度為100-300埃，同時也有接近厚度的襯墊氧化層104被去除，以使殘留的硬掩膜層105a被充分暴露出來。
步驟四：如圖5所示，採用第二清洗液去除殘留在高壓器件區域101和淺溝槽103交界處的殘留硬掩膜層105a；具體來說，第二清洗液可以選用對氮化矽刻蝕性較好，而對氧化矽刻蝕性較差的刻蝕液，例如磷酸。
因為去除殘留硬掩膜層105a層時，同時會損傷到低壓器件區域102上的硬掩膜層105，因此步驟四的清洗時間不宜過長，以正好去除殘留硬掩膜層105a為宜，可以根據硬掩膜層105的厚度以及殘留硬掩膜層105a的大小綜合考量清洗時間。優選的，在所述步驟四中的清洗時間為1分鐘-3分鐘。
步驟五：如圖6所示，採用第一刻蝕液去除位於高壓器件區域101上的襯墊氧化層104，暴露出襯底100表面；具體來說，採用第一刻蝕液去除位於高壓器件區域101上的襯墊氧化層104和部分淺溝槽103，暴露出部分襯底100和淺溝槽103表面。所述第一刻蝕液可以與所述第一清洗液為同種藥液。
經過步驟五的刻蝕後，在所述高壓器件區域101內為表面均勻平整的襯底100和淺溝槽103的表面。
步驟六：如圖7所示，在所述高壓器件區域101暴露出的襯底100表面上形成高壓柵氧層106。
所述高壓柵氧層106作為承壓層，其厚度越厚，以其為柵氧層的高壓器件的耐壓能力越高。通常，所述高壓柵氧層的厚度為90納米-110納米。
綜上所述，《半導體器件的製造方法》包括步驟一：提供一襯底，所述襯底包括高壓器件區域和低壓器件區域，所述高壓器件區域和低壓器件區域由淺溝槽隔開，在所述襯底上形成覆蓋高壓器件區域和低壓器件區域的襯墊氧化層，在所述襯墊氧化層和淺溝槽上形成硬掩膜層；步驟二：採用乾法刻蝕去除高壓器件區域上的部分所述硬掩膜層；步驟三：採用第一清洗液去除所述高壓器件區域和淺溝槽交疊部分的部分厚度的淺溝槽，以使殘留在高壓器件區域和淺溝槽交界處的硬掩膜層暴露出來；步驟四：採用第二清洗液去除殘留在高壓器件區域和淺溝槽交界處的硬掩膜層。
通過上述步驟三和步驟四，可以將殘留在高壓器件區域和淺溝槽交界處的殘留完全去除，以使在後續形成高壓柵氧層前，高壓器件區域內的襯底表面均勻清潔，因此在其上形成的柵氧不會因為表面不平整而出現尖角，從而改善了高壓器件柵氧層的形貌，並提高了高壓半導體器件的可靠性能。
專利榮譽
2021年6月24日，《半導體器件的製造方法》獲得第二十二屆中國專利優秀獎。
