先行進位加法器

先行進位加法器，各級的進位彼此是獨立產生，只與輸入數據A，B和C_in有關，將各級間的進位級聯傳播給去掉了，這樣就可以減小進位產生的延時。

基本介紹

• 中文名：先行進位加法器
• 外文名：anticipated carry adder
• 學科：計算機科學與技術
• 類別：並行進位加法器
• 特點：進位只與輸入數據A，B和C_in有關
• 優勢：減小延遲

基本概念

先行進位加法器，各級的進位彼此是獨立產生，只與輸入數據A，B和C_in有關，將各級間的進位級聯傳播給去掉了，這樣就可以減小進位產生的延時。每個等式與只有三級延遲的電路對應，第一級延遲對應進位產生信號和進位傳遞信號，後兩級延遲對應上面的積之和。通過這種進位方式實現的加法器稱為超前進位加法器。因為各個進位是並行產生的，所以是一種並行進位加法器。

原理

設二進制加法器第i位為 ， ，輸出為Si，進位輸入為 ，進位輸出為 ，則有：

且

令 ， ，則 。

當被加數 和加數 均為1時，產生進位；當 和 中只有一個為1時，，傳遞進位。

因此Gi定義為進位產生信號，Pi定義為進位傳遞信號。Gi的優先權比Pi高，也就是說：當Gi = 1時（當然此時也有Pi = 1），無條件產生進位，而不管Ci是多少；當Gi=0而Pi=1時，進位輸出為Ci，跟Ci之前的邏輯有關。

超前進位加法器

先行進位加法器，各級的進位彼此是獨立產生，只與輸入數據A，B和C_in有關，將各級間的進位級聯傳播給去掉了，這樣就可以減小進位產生的延時。每個等式與只有三級延遲的電路對應，第一級延遲對應進位產生信號和進位傳遞信號，後兩級延遲對應上面的積之和。通過這種進位方式實現的加法器稱為超前進位加法器。因為各個進位是並行產生的，所以是一種並行進位加法器。

超前進位加法器就是使各位的進位直接由加數和被加數來決定，而不需要依賴低位進位。即有如下邏輯表達式：

當第i位被加數 和加數 均為1時，有 ，不論低位運算結果如何本位必然有進位輸出（ ），所以定義 為進位產生函式。當 和 中只有一個為1時，有 ， ，使得 ，所以定義 為進位傳遞函式。將 和 代入全加器的“和”及“進位”表達式有：

從而構成了先行進位加法器。

由此可以看出，各級的進位彼此獨立產生，只與輸入數據Ai、Bi和C_in有關

4位超前進位加法器

由原理可知：

其邏輯圖如圖所示：

結構框圖為：

可見，將疊代關係去掉，則各位彼此獨立，進位傳播不復存在。因此總的延遲是兩級門延遲。

優勢

先行進位加法器避免了行波進位加法器的進位延遲，提高了速度，雖然增加了超前進位部分，但仍比選擇進位加法器占用資源少。對基本單元電路及其組合方案和結構的最佳化設計可進一步減少資源（面積）占用，提高速度、降低功耗，確定最佳化的基本單元電路及其組合方案將為CLA結構設計的最佳化提供基礎。