《數字電子技術與微處理器基礎（上冊）——現代數字電子技術》是2015年西安電子科技大學出版社出版的圖書，作者是寧改娣。
基本介紹
- 書名：數字電子技術與微處理器基礎（上冊）——現代數字電子技術
- 作者：寧改娣
- ISBN：978-7-5606-3673-3
- 定價：34元
- 出版社：西安電子科技大學出版社
- 出版時間：2015-03
內容簡介,目錄,
內容簡介
本書在傳統“數字電子技術”的基礎上，增強了基於FPGA的現代數字電子技術設計方法，並將“微處理器”類課程內容和“數字電子技術”有機地結合在一起，消除了傳統“數字電子技術”學習內容零散的缺陷，可以更好地理解微處理器的結構和工作原理。針對目前“微處理器”類課程只介紹某一處理器晶片的使用，本書增加了對微處理器結構原理、中斷、程式引導、硬體最小系統等普遍性概念的介紹。
上冊相對以往同類書籍的特點有：前移PLD內容以便實驗時更好理解和使用PLD；將微處理器典型硬體最小系統滲透到“數字電子技術”相關知識中。例如，介紹解碼器作為地址解碼器，三態門之後引入匯流排的概念，在脈衝產生部分介紹微處理器的復位和時鐘電路等，最後自然形成了微處理器硬體最小系統，增強所學內容的實用性，也避免原來“數字電子技術”內容零散及不知所用的感覺；刪除了主從JK觸發器、 基於門的組合電路分析與設計方法、 基於門的斯密特觸發器和單穩態觸發器的介紹。下冊微處理器基礎中，介紹微處理器套用的軟、硬體普遍性概念和一般規律，而非僅僅學習某一微處理器晶片，重點在於軟、硬體基本功訓練。
本書可作為高等學校電氣工程、計算機科學與技術、控制科學與工程、電子信息工程、生物醫學工程、機械設計製造及其自動化等專業的本科生教材，也可供數字電路設計工程師和技術人員參考。
目錄
第1章 計算機發展及數字電子技術基本概念 1
1.1 計算機的發展 1
1.2 微處理器、微控制器及嵌入式處理器 5
1.3 數字電子技術基本概念 6
1.3.1 數字世界是0和1的世界 6
1.3.2 模擬信號和數位訊號 7
1.3.3 時鐘脈衝信號及技術指標 9
1.3.4 數字電子電路及特點 10
1.3.5 數字電路分類及基本單元 12
1.4 數字電子技術的重要性 12
思考題 13
第2章 數字邏輯基礎 14
2.1 數制 14
2.1.1 幾種常用的數制 14
2.1.2 數制之間的轉換 16
2.2 碼制 18
2.2.1 二-十進制碼 19
2.2.2 格雷碼 20
2.2.3 奇偶校驗碼 21
2.2.4 字元碼 22
2.2.5 漢字編碼 22
2.3 算術運算與邏輯運算 24
2.3.1 算術運算 24
2.3.2 基本邏輯運算及邏輯符號 27
2.3.3 複合邏輯運算 29
2.3.4 邏輯代數的基本定理 30
2.4 邏輯函式及其表示方法 31
2.4.1 邏輯函式的概念 31
2.4.2 邏輯函式的表示方法 32
2.4.3 邏輯函式各種表示方法之間的轉換 36
2.5 邏輯函式化簡與變換 38
2.5.1 邏輯函式化簡與變換的意義 38
2.5.2 代數化簡法 39
2.5.3 卡諾圖化簡法 40
2.5.4 具有無關項邏輯函式的化簡 40
本章小結 42
思考題與習題 42
第3章 集成邏輯門電路 45
3.1 積體電路基本概念 45
3.1.1 積體電路的分類和封裝 45
3.1.2 集成門主要技術指標 48
3.1.3 常用集成邏輯門器件 50
3.2 半導體器件的開關特性 51
3.2.1 雙極型三極體的開關特性 51
3.2.2 場效應管的開關特性 53
3.3 TTL系列集成門內部電路及電氣特性 55
3.3.1 TTL與非門的內部結構及工作原理 55
3.3.2 電壓傳輸特性和噪聲容限 57
3.3.3 輸入和輸出特性及扇出數 58
3.3.4 TTL與非門輸入端負載特性 61
3.3.5 TTL集電極開路門和三態邏輯門 62
3.3.6 查找器件數據手冊 64
3.4 三態門在微處理器匯流排中的作用 66
3.4.1 匯流排的定義和分類 67
3.4.2 匯流排的工作原理 68
3.5 CMOS集成門電路 70
3.5.1 CMOS邏輯電路及特點 71
3.5.2 CMOS漏極開路門和三態邏輯門 74
3.5.3 雙極型-CMOS積體電路 75
3.5.4 CMOS傳輸門及傳輸門構成的數據選擇器 76
3.6 集成邏輯器件接口的三要素 77
3.6.1 TTL與CMOS系列之間的接口問題 77
3.6.2 邏輯門電路使用中的幾個實際問題 79
本章小結 81
思考題與習題 81
第4章 鎖存器和觸發器 86
4.1 基本概念 86
4.2 鎖存器 87
4.2.1 基本RS鎖存器 87
4.2.2 時鐘控制RS鎖存器 89
4.2.3 時鐘控制D鎖存器 91
4.2.4 鎖存器在微處理器中的套用 92
4.3 觸發器 95
4.3.1 維持阻塞D觸發器 95
4.3.2 邊沿JK觸發器 99
本章小結 101
思考題與習題 101
第5章 可程式邏輯器件 106
5.1 可程式邏輯器件的發展歷程及趨勢 106
5.2 可程式邏輯器件的分類 109
5.3 低密度PLD結構 110
5.3.1 PLD的邏輯符號及連線表示方法 111
5.3.2 PLD的基本結構 112
5.3.3 通用陣列邏輯器件GAL 114
5.4 複雜可程式邏輯器件CPLD 119
5.4.1 CPLD的結構框架 119
5.4.2 在系統可程式器件EPM7128S的內部結構 120
5.4.3 EPM7128S的特點 124
5.4.4 EPM7128S的最小系統 125
5.5 現場可程式邏輯陣列FPGA 125
5.5.1 FPGA的結構框架 126
5.5.2 Spartan3E FPGA的基本結構 127
5.5.3 Xilinx FPGA設計流程 131
5.5.4 Xilinx Spartan3E FPGA 最小系統 134
5.5.5 CPLD與FPGA的區別 135
本章小結 137
思考題與習題 137
第6章 Verilog 硬體描述語言 139
6.1 硬體描述語言簡介 139
6.2 Verilog HDL與C語言 140
6.3 Verilog的數據類型 141
6.3.1 常量 142
6.3.2 變數 142
6.4 Verilog運算符及優先權 144
6.4.1 運算符 144
6.4.2 運算符的優先權 146
6.5 Verilog模組的結構 146
6.6 Verilog設計的層次與風格 149
6.6.1 Verilog語言的設計風格 149
6.6.2 自頂向下的設計方法 152
6.6.3 層次化設計中模組的調用 153
6.7 Verilog行為語句 160
6.7.1 賦值語句 160
6.7.2 條件語句 162
6.7.3 循環語句 165
6.7.4 塊語句 166
6.8 Verilog有限狀態機設計 166
6.8.1 有限狀態機概念簡介 166
6.8.2 有限狀態機設計的一般原則和步驟 168
本章小結 172
思考題與習題 173
第7章 組合邏輯電路與器件 174
7.1 組合邏輯電路基本概念和器件符號 174
7.1.1 組合邏輯電路基本概念 174
7.1.2 中規模邏輯器件的符號 175
7.2 解碼器和編碼器 176
7.2.1 地址解碼器 176
7.2.2 地址解碼器的擴展套用 178
7.2.3 計算機I/O接口及地址解碼技術 179
7.2.4 數碼管和BCD-七段顯示解碼器 184
7.2.5 編碼器 188
7.2.6 解碼器和編碼器的Verilog實現 190
7.3 多路選擇器 191
7.3.1 MUX功能描述 191
7.3.2 MUX的擴展和套用 192
7.4 加法器和比較器 194
7.4.1 一位二進制加法器 194
7.4.2 單級和多級先行進位加法器 195
7.4.3 數值比較器 198
7.4.4 加法器、比較器的Verilog描述 200
7.5 算術/邏輯運算單元(ALU) 201
7.5.1 晶片級ALU 201
7.5.2 ALU的Verilog描述 203
本章小結 204
思考題與習題 204
第8章 時序邏輯電路與器件 207
8.1 時序電路的結構、分類和描述方式 207
8.2 基於觸發器的時序邏輯電路的分析和設計 209
8.2.1 觸發器構成的時序邏輯電路分析 209
8.2.2 觸發器構成的時序邏輯電路設計 212
8.3 集成計數器 215
8.3.1 異步集成計數器 216
8.3.2 同步集成計數器 218
8.3.3 集成計數器擴展與套用 220
8.4 暫存器 224
8.4.1 暫存器及其套用 224
8.4.2 移位暫存器 226
本章小結 231
思考題與習題 231
第9章 脈衝產生與整形 236
9.1 集成施密特觸發器 236
9.1.1 傳輸特性、符號和常見型號 236
9.1.2 施密特觸發器套用舉例 237
9.2 集成單穩態觸發器 240
9.2.1 TTL集成單穩態觸發器 240
9.2.2 CMOS集成單穩態觸發器 242
9.2.3 單穩態觸發器的套用舉例 244
9.3 多諧振盪器 245
9.3.1 集成門電路構成的多諧振盪器 245
9.3.2 石英晶體振盪器原理 246
9.3.3 石英晶體振盪器在微處理器中的套用 251
9.4 555定時器及其套用 252
9.4.1 555定時器工作原理 252
9.4.2 用555定時器構成的施密特觸發器 254
9.4.3 用555定時器構成的單穩態觸發器 255
9.4.4 用555定時器構成的多諧振盪器 256
9.5 綜合套用舉例 257
本章小結 258
思考題與習題 259
第10章 半導體存儲器 265
10.1 存儲器基本概念 265
10.1.1 存儲器分類 265
10.1.2 存儲器的性能指標 268
10.2 隨機存取存儲器 268
10.2.1 RAM的基本結構 268
10.2.2 SRAM的存儲單元 270
10.2.3 DRAM的存儲單元 271
10.2.4 雙連線埠RAM 272
10.3 唯讀存儲器 273
10.3.1 ROM的基本結構 273
10.3.2 各種傳統ROM的存儲單元 274
10.3.3 Flash ROM 277
10.4 集成存儲器晶片 280
10.4.1 傳統RAM和ROM集成存儲器 280
10.4.2 NOR和NAND型集成Flash存儲器及相關接口 283
10.5 存儲器容量的擴展 291
10.5.1 位擴展 292
10.5.2 字擴展 292
10.6 集成存儲器與處理器接口 294
10.6.1 存儲器與微處理器接口需要注意的問題 294
10.6.2 存儲器的編址 295
10.6.3 存儲器與MCS-51單片機的連線舉例 295
本章小結 296
思考題與習題 297
第11章 數/模和模/數轉換 300
11.1 數/模轉換器 300
11.1.1 轉換原理 300
11.1.2 D/A轉換的結構框架 301
11.1.3 D/A轉換常用轉換技術 301
11.1.4 DAC的特性參數 305
11.1.5 集成DAC 306
11.1.6 DAC套用及FPGA控制實例 309
11.2 模/數轉換器 311
11.2.1 A/D轉換的一般過程 312
11.2.2 A/D轉換常用轉換技術 315
11.2.3 ADC的特性參數 325
11.2.4 集成ADC 325
11.2.5 FPGA控制AD7476轉換的Verilog描述 328
本章小結 331
思考題與習題 332
附錄 336
附錄1 常用邏輯門電路邏輯符號 336
附錄2 基於有限狀態機的數碼管動態顯示和簡易時鐘Verilog程式 337
參考文獻和相關網站 344
