《現代數字電子技術及Verilog設計》利用現代EDA技術設計數字系統，從教學和實際套用的角度出發，介紹數字電路基礎知識、數字電路的分析方法、設計方法，著重說明採用Verilog HDL實現方式。本書主要內容包括數字邏輯基礎、組合電路、時序電路、脈衝產生與變換電路、數字積體電路、QuartusⅡ軟體簡介、Verilog基本語法、可程式邏輯器件、Verilog HDL數字設計實例等，並將Verilog HDL的介紹滲透於各個章節。本書內容精練、結構嚴謹、實用性強，既可以作為高等院校通信與電子類專業本科生的教材，也可作為從事電子系統設計和開發的工程技術人員的套用參考書。
基本介紹
- 書名：現代數字電子技術及Verilog設計
- ISBN：9787302333685
- 定價：39.50元
- 出版社：清華大學出版社
- 出版時間：2014.06.01
書籍信息,內容簡介,目錄,
書籍信息
內容簡介
本書利用現代EDA技術設計數字系統，從教學和實際套用的角度出發，介紹數字電路基礎知識、數字電路的分析方法、設計方法，著重說明採用Verilog HDL實現方式。本書主要內容包括數字邏輯基礎、組合電路、時序電路、脈衝產生與變換電路、數字積體電路、QuartusⅡ軟體簡介、Verilog基本語法、可程式邏輯器件、Verilog HDL數字設計實例等，並將Verilog HDL的介紹滲透於各個章節。本書內容精練、結構嚴謹、實用性強，既可以作為高等院校通信與電子類專業本科生的教材，也可作為從事電子系統設計和開發的工程技術人員的套用參考書。
目錄
第1章數字邏輯基礎
1.1數字電路和數字系統
1.1.1數位訊號
1.1.2數字電路
1.1.3數字系統
1.2數制和碼制
1.2.1數制
1.2.2數制轉換
1.2.3碼制
1.2.4二進制數運算
1.3邏輯代數
1.3.1邏輯運算
1.3.2邏輯函式
1.3.3邏輯代數的標準形式
1.4邏輯函式的化簡
1.4.1公式法化簡
1.4.2卡諾圖化簡
1.4.3具有無關項的邏輯函式及其化簡
1.5本章小結
1.6思考與練習
第2章QuartusⅡ軟體和Verilog語言
2.1Quartus Ⅱ軟體簡介
2.1.1Quartus Ⅱ原理圖編輯
2.1.2Verilog HDL語言編輯
2.1.3波形仿真
2.1.4引腳分配
2.1.5下載測試
2.2硬體描述語言Verilog
2.2.1Verilog基本結構
2.2.2Verilog語法知識
2.2.3運算符
2.2.4語句
2.3本章小結
2.4思考與練習
第3章組合邏輯電路
3.1組合邏輯電路概述
3.1.1組合邏輯電路的分析
3.1.2組合邏輯電路的設計
3.1.3Verilog HDL描述
3.2編碼器
3.2.1編碼器的定義與工作原理
3.2.2編碼器的套用
3.2.3Verilog HDL描述
3.3解碼器
3.3.1解碼器的工作原理
3.3.2二進制解碼器的套用
3.3.3Verilog HDL描述
3.4數據選擇器
3.4.1數據選擇器的工作原理
3.4.2數據選擇器的套用
3.4.3Verilog HDL描述
3.5數據分配器
3.5.1數據分配器的工作原理
3.5.2Verilog HDL描述
3.6數值比較器
3.6.1數值比較器的工作原理
3.6.2Verilog HDL描述
3.7組合邏輯電路的競爭和冒險
3.7.1產生競爭冒險的原因
3.7.2冒險的分類
3.7.3判別冒險
3.7.4消去競爭冒險的方法
3.8本章小結
3.9思考與練習
第4章時序邏輯電路基本原理
4.1概述
4.1.1時序邏輯電路的結構特點
4.1.2時序邏輯電路的分類
4.2觸發器
4.2.1RS觸發器
4.2.2JK觸發器
4.2.3D觸發器
4.2.4T觸發器
4.2.5觸發器之間的轉換
4.2.6鎖存器
4.3時序邏輯電路的分析
4.3.1同步時序邏輯電路分析
4.3.2異步時序邏輯電路分析
4.4本章小結
4.5思考與練習
第5章時序邏輯電路設計
5.1概述
5.2同步時序邏輯電路的設計
5.2.1設計方法與步驟
5.2.2設計舉例
5.3異步時序邏輯電路的設計
5.3.1設計方法與步驟
5.3.2設計舉例
5.4Verilog HDL描述時序邏輯電路
5.4.1有限狀態機
5.4.2有限狀態機的Verilog HDL描述
5.4.3Verilog HDL時序電路設計
5.5本章小結
5.6思考與練習
第6章常用邏輯電路
6.1算術運算電路
6.1.1加法器
6.1.2減法器
6.1.3乘法器
6.2暫存器
6.2.1基本暫存器
6.2.2移位暫存器
6.2.3用Verilog HDL描述暫存器
6.3計數器
6.3.1同步計數器
6.3.2異步計數器
6.3.3任意進制計數器的實現
6.3.4用Verilog HDL描述計數器
6.4本章小結
6.5思考與練習
第7章脈衝信號的產生與整形
7.1單穩態觸發器
7.1.1門電路構成的單穩態觸發器
7.1.2集成單穩態觸發器
7.1.3單穩態觸發器的套用
7.2多諧振盪器
7.2.1門電路組成的多諧振盪器
7.2.2石英晶體多諧振盪器
7.2.3多諧振盪器的套用
7.3施密特觸發器
7.3.1門電路構成的施密特觸發器
7.3.2集成施密特觸發器
7.3.3施密特觸發器的套用
7.4555定時器
7.4.1555定時器的電路結構與功能
7.4.2用555定時器構成單穩態觸發電路
7.4.3用555定時器構成多諧振盪器
7.4.4用555定時器構成施密特觸發器
7.5本章小結
7.6思考與練習
第8章可程式邏輯器件
8.1PLD器件概述
8.1.1PLD的發展歷程
8.1.2PLD的基本結構
8.2存儲器
8.2.1隨機存儲器
8.2.2隻讀存儲器
8.3低密度可程式邏輯器件
8.4高密度可程式邏輯器件
8.4.1複雜可程式邏輯器件CPLD
8.4.2現場可程式門陣列FPGA
8.4.3CPLD和FPGA特點比較
8.5本章小結
8.6思考與練習
第9章數字系統設計
9.1概述
9.2數字系統設計的方法和流程
9.2.1數字系統設計方法
9.2.2數字系統設計流程
9.3數字系統設計實例
9.3.1數字鐘
9.3.2數字頻率計
9.4本章小結
9.5思考與練習
附錄A集成邏輯門電路的內部結構簡介
A.1半導體器件的開關特性
A.1.1二極體的開關特性
A.1.2三極體的開關特性
A.1.3MOS管的開關特性
A.2分立元件門電路
A.2.1二極體與門
A.2.2二極體或門
A.2.3三極體非門
A.2.4二極體三極體組成的與非門
A.2.5二極體三極體或非門
A.3TTL集成門電路
A.3.1TTL與非門
A.3.2其他TTL集成門電路
A.4CMOS集成門電路
A.4.1CMOS反向器
A.4.2CMOS與非門
A.4.3CMOS或非門
A.5集成門電路的性能參數和使用
A.5.1數字積體電路的性能參數
A.5.2數字集成門電路的使用
附錄B常用數字積體電路的符號圖、命名方法及索引
B.1常用數字積體電路的符號圖
B.2數字積體電路的型號命名方法
B.3常用標準積體電路器件索引
參考文獻
