《信號完整性揭秘:於博士SI設計手記》是在作者於爭博士多年工程設計和科研過程中積累的大量筆記基礎上，選取對工程設計極其重要的部分內容整理而成的，著重闡述與工程設計密切相關的信號完整性基礎知識。《信號完整性揭秘:於博士SI設計手記》主要講述了數位訊號特徵、傳輸線等理論基礎，反射、串擾等基本的信號完整性問題，以及s參數、差分互連、阻抗不連續性、抖動、均衡等高速串列互連設計的必備知識，最後介紹了工程設計中必備的電源完整性入門知識。
基本介紹
- 中文名：信號完整性揭秘:於博士SI設計手記
- 類型：科技
- 出版日期：2013年9月1日
- 語種：簡體中文
- ISBN：9787111438427, 7111438426
- 作者：於爭
- 出版社：機械工業出版社
- 頁數：330頁
- 開本：16
- 品牌：機械工業出版社
內容簡介,作者簡介,圖書目錄,
內容簡介
《信號完整性揭秘:於博士SI設計手記》內容選擇源於實際工程設計的需要，論述過程中儘可能避免煩瑣複雜的數學推導，側重於直觀形象的講解，符合工程師的學習習慣，可作為硬體設計工程師、測試工程師、系統工程師、項目負責人以及其他相關技術工作者的培訓教材及工程設計參考書，同時也可以作為高等院校相關專業的學生及教師的參考書籍
作者簡介
於爭，畢業於中國科學院電子所，獲博士學位，於博士信號完整性研究網創始人。曾供職於某大型通信企業，主要從事信號完整性設計工作。參與過大量的信號完整性設計項目，在信號完整性設計方面擁有近15年的工程經驗。現為北京中鼎暢訊科技有限公司總經理，兼首席設計師、首席諮詢師。先後為航天科技集團、京東方、美光半導體、西門子等企業提供過諮詢和培訓服務。於博士擅長高速數字電路信號完整性設計、故障定位、工程難題解決。於博士的學術研究經歷和工程設計背景使其更注重科研和工程的緊密結合，是嚴謹的學術研究者和執著的工程實踐探索者，非常注重科研成果向解決實際問題能力的轉化，在不斷解決工程難題的過程中深刻地體會到信號完整性設計的重要性，致力於普及推廣信號完整性知識和設計方法，提升科研人員的硬體電路設計實力
圖書目錄
前言
第1章 概述
1.1 什麼是信號完整性
1.2 SI問題的根源
1.3 新的設計方法
1.4 SI設計的難點
1.5 SI設計的誤區
1.6 關於經驗法則
1.7 SI設計與 SI仿真
1.8 SI設計的特點
1.9 基礎的重要性
1.10 小結
第2章 數位訊號頻譜與頻寬
2.1 周期信號的單邊譜
2.2 周期信號的雙邊譜
2.3 單邊譜與雙邊譜的關係
2.4 理想方波信號的頻譜
2.5 方波信號的頻譜特徵
2.6 信號頻寬與上升時間的關係
2.7 梯形波的頻譜特徵
2.8 信號頻寬0.35Tr是如何得到的
2.9 信號頻寬0.5Tr指的是什麼
2.10 關於信號頻寬的補充說明
2.11 小結
第3章 傳輸線
3.1 什麼是傳輸線
3.2 信號的傳輸方式
3.3 傳輸線的返回電流
3.4 傳輸線的分布電容
3.5 單位長度電容
3.6 介電常數、等效介電常數
3.7 傳輸線的分布電感
3.8 迴路電感
3.9 單位長度電感
3.10 波傳播的lc參數表示
3.11 瞬態阻抗與特性阻抗
3.12 影響特性阻抗的因素
3.13 參考平面
3.14 返回電流的分布
3.15 傳輸線的延時
3.16 理想傳輸線的集總參數模型
3.17 耦合傳輸線模態分析
3.18 模態對阻抗的影響
3.19 線間距對阻抗的影響
3.20 有損傳輸線
3.21 趨膚效應
3.22 直流電阻、交流電阻、傳導損耗
3.23 鄰近效應
3.24 表面粗糙度
3.25 介質損耗
3.26 復介電常數
3.27 有損傳輸線的特性阻抗與延時
3.28 小結
第4章 信號的反射與端接
4.1 反射是怎么形成的
4.2 使用反彈圖計算反射波形
4.3 正反射和負反射的含義
4.4 有限上升時間信號的反射波形
4.5 容性阻抗不連續
4.6 互連線末端容性負載的反射
4.7 互連線中間容性負載的反射
4.8 容性負載對時間延遲的影響
4.9 容性負載對傳輸線阻抗的影響
4.10 感性阻抗不連續
4.11 互連線末端感性負載的反射
4.12 互連線中間感性負載的反射
4.13 感性負載對時間延遲的影響
4.14 殘樁與分支的影響
4.15 臨界長度
4.16 多長的走線需要端接
4.17 如何估計驅動器的輸出阻抗
4.18 端接方法
4.19 拓撲結構
4.20 串聯端接中的樁線
4.21 並聯端接位置
4.22 分支結構中阻尼電阻的套用
4.23 TDR阻抗測量
4.24 小結
附錄4.1 線路末端的電容
附錄4.2 線路中間的電容
附錄4.3 線路末端的電感
附錄4.4 線路中間的電感
第5章 串擾
5.1 串擾形成的根源
5.2 耦合長度
5.3 容性串擾
5.4 感性串擾
5.5 近端串擾和遠端串擾
5.6 近端串擾的飽和
5.7 遠端串擾的飽和與模態分解
5.8 邊沿耦合與寬邊耦合的串擾
5.9 影響串擾的因素
5.10 串擾對信號的影響
5.11 串擾與時序
5.12 蛇形走線與信號的延遲
5.13 保護地線
5.14 端接與串擾
5.15 減小串擾的常用方法
5.16 小結
附錄 遠端串擾兩種解釋的等效性證明
第6章 S參數
6.1 網路分析基礎
6.2 S參數定義
6.3 從頻域的角度理解S參數
6.4 S11的含義
6.5 S11與輸入阻抗
6.6 使用S11提取特性阻抗
6.7 S11與瞬時阻抗
6.8 S21的含義
6.9 S21相位與傳輸延時
6.10 S21與通道回響
6.11 S參數對稱性及能量守恆
6.12 S參數中的紋波
6.13 多連線埠S參數
6.14 S參數與串擾
6.15 小結
第7章 互連線中的阻抗不連續
7.1 分支結構
7.2 參考平面的寬度
7.3 互連線跨分割
7.4 過孔
7.5 小結
第8章 差分互連
8.1 差分傳輸
8.2 差分對的返回電流
8.3 差分信號抗噪聲原理
8.4 差分互連中的阻抗參數
8.5 差分互連的反射與端接
8.6 差分互連的串擾
8.7 差分與共模的相互轉化
8.8 差分S參數
8.9 差分對的等長等距
8.10 松耦合還是緊耦合
8.11 小結
第9章 抖動
9.1 抖動的含義
9.2 Jitter描述方法
9.3 Jitter統計特性
9.4 Jitter、BER、眼圖之間關係
9.5 Jitter分類及產生原因
9.6 Jitter分離
9.7 Clock Jitter與相噪
9.8 小結
第10章 均衡
10.1 互連中的信號畸變
10.2 碼間干擾
10.3 碼間干擾與頻寬
10.4 離散系統的碼間干擾
10.5 均衡原理
10.6 均衡分類
10.7 無源CTLE
10.8 有源CTLE
10.9 離散時間線性均衡
10.10 使用ZFS算法確定FFE抽頭係數
10.11 使用MMSE算法確定FFE抽頭係數
10.12 反饋判決均衡
10.13 小結
第11章 電源完整性
11.1 為什麼要重視電源噪聲問題
11.2 PDN系統的噪聲來源
11.3 電容去耦的兩種解釋
11.4 理想情況的去耦電容量
11.5 實際電容的特性
11.6 安裝電感與自諧振頻率
11.7 目標阻抗的設計方法
11.8 相同容值電容的並聯
11.9 不同容值電容的並聯
11.10 容值差對諧振峰的影響
11.11 ESR對諧振峰的影響
11.12 安裝電感對諧振峰的影響
11.13 去耦網路電容的配置方法
11.14 阻抗曲線形狀與電源噪聲
11.15 在多大頻率範圍內去耦
11.16 去耦電容的擺放
11.17 去耦電容的安裝
11.18 PDN系統的直流壓降
11.19 小結
第1章 概述
1.1 什麼是信號完整性
1.2 SI問題的根源
1.3 新的設計方法
1.4 SI設計的難點
1.5 SI設計的誤區
1.6 關於經驗法則
1.7 SI設計與 SI仿真
1.8 SI設計的特點
1.9 基礎的重要性
1.10 小結
第2章 數位訊號頻譜與頻寬
2.1 周期信號的單邊譜
2.2 周期信號的雙邊譜
2.3 單邊譜與雙邊譜的關係
2.4 理想方波信號的頻譜
2.5 方波信號的頻譜特徵
2.6 信號頻寬與上升時間的關係
2.7 梯形波的頻譜特徵
2.8 信號頻寬0.35Tr是如何得到的
2.9 信號頻寬0.5Tr指的是什麼
2.10 關於信號頻寬的補充說明
2.11 小結
第3章 傳輸線
3.1 什麼是傳輸線
3.2 信號的傳輸方式
3.3 傳輸線的返回電流
3.4 傳輸線的分布電容
3.5 單位長度電容
3.6 介電常數、等效介電常數
3.7 傳輸線的分布電感
3.8 迴路電感
3.9 單位長度電感
3.10 波傳播的lc參數表示
3.11 瞬態阻抗與特性阻抗
3.12 影響特性阻抗的因素
3.13 參考平面
3.14 返回電流的分布
3.15 傳輸線的延時
3.16 理想傳輸線的集總參數模型
3.17 耦合傳輸線模態分析
3.18 模態對阻抗的影響
3.19 線間距對阻抗的影響
3.20 有損傳輸線
3.21 趨膚效應
3.22 直流電阻、交流電阻、傳導損耗
3.23 鄰近效應
3.24 表面粗糙度
3.25 介質損耗
3.26 復介電常數
3.27 有損傳輸線的特性阻抗與延時
3.28 小結
第4章 信號的反射與端接
4.1 反射是怎么形成的
4.2 使用反彈圖計算反射波形
4.3 正反射和負反射的含義
4.4 有限上升時間信號的反射波形
4.5 容性阻抗不連續
4.6 互連線末端容性負載的反射
4.7 互連線中間容性負載的反射
4.8 容性負載對時間延遲的影響
4.9 容性負載對傳輸線阻抗的影響
4.10 感性阻抗不連續
4.11 互連線末端感性負載的反射
4.12 互連線中間感性負載的反射
4.13 感性負載對時間延遲的影響
4.14 殘樁與分支的影響
4.15 臨界長度
4.16 多長的走線需要端接
4.17 如何估計驅動器的輸出阻抗
4.18 端接方法
4.19 拓撲結構
4.20 串聯端接中的樁線
4.21 並聯端接位置
4.22 分支結構中阻尼電阻的套用
4.23 TDR阻抗測量
4.24 小結
附錄4.1 線路末端的電容
附錄4.2 線路中間的電容
附錄4.3 線路末端的電感
附錄4.4 線路中間的電感
第5章 串擾
5.1 串擾形成的根源
5.2 耦合長度
5.3 容性串擾
5.4 感性串擾
5.5 近端串擾和遠端串擾
5.6 近端串擾的飽和
5.7 遠端串擾的飽和與模態分解
5.8 邊沿耦合與寬邊耦合的串擾
5.9 影響串擾的因素
5.10 串擾對信號的影響
5.11 串擾與時序
5.12 蛇形走線與信號的延遲
5.13 保護地線
5.14 端接與串擾
5.15 減小串擾的常用方法
5.16 小結
附錄 遠端串擾兩種解釋的等效性證明
第6章 S參數
6.1 網路分析基礎
6.2 S參數定義
6.3 從頻域的角度理解S參數
6.4 S11的含義
6.5 S11與輸入阻抗
6.6 使用S11提取特性阻抗
6.7 S11與瞬時阻抗
6.8 S21的含義
6.9 S21相位與傳輸延時
6.10 S21與通道回響
6.11 S參數對稱性及能量守恆
6.12 S參數中的紋波
6.13 多連線埠S參數
6.14 S參數與串擾
6.15 小結
第7章 互連線中的阻抗不連續
7.1 分支結構
7.2 參考平面的寬度
7.3 互連線跨分割
7.4 過孔
7.5 小結
第8章 差分互連
8.1 差分傳輸
8.2 差分對的返回電流
8.3 差分信號抗噪聲原理
8.4 差分互連中的阻抗參數
8.5 差分互連的反射與端接
8.6 差分互連的串擾
8.7 差分與共模的相互轉化
8.8 差分S參數
8.9 差分對的等長等距
8.10 松耦合還是緊耦合
8.11 小結
第9章 抖動
9.1 抖動的含義
9.2 Jitter描述方法
9.3 Jitter統計特性
9.4 Jitter、BER、眼圖之間關係
9.5 Jitter分類及產生原因
9.6 Jitter分離
9.7 Clock Jitter與相噪
9.8 小結
第10章 均衡
10.1 互連中的信號畸變
10.2 碼間干擾
10.3 碼間干擾與頻寬
10.4 離散系統的碼間干擾
10.5 均衡原理
10.6 均衡分類
10.7 無源CTLE
10.8 有源CTLE
10.9 離散時間線性均衡
10.10 使用ZFS算法確定FFE抽頭係數
10.11 使用MMSE算法確定FFE抽頭係數
10.12 反饋判決均衡
10.13 小結
第11章 電源完整性
11.1 為什麼要重視電源噪聲問題
11.2 PDN系統的噪聲來源
11.3 電容去耦的兩種解釋
11.4 理想情況的去耦電容量
11.5 實際電容的特性
11.6 安裝電感與自諧振頻率
11.7 目標阻抗的設計方法
11.8 相同容值電容的並聯
11.9 不同容值電容的並聯
11.10 容值差對諧振峰的影響
11.11 ESR對諧振峰的影響
11.12 安裝電感對諧振峰的影響
11.13 去耦網路電容的配置方法
11.14 阻抗曲線形狀與電源噪聲
11.15 在多大頻率範圍內去耦
11.16 去耦電容的擺放
11.17 去耦電容的安裝
11.18 PDN系統的直流壓降
11.19 小結
