測量方法 相對介電常數 εr可以用靜電場用如下方式測量:首先在兩塊極板之間為真空的時候測試電容器的電容C0。然後,用同樣的電容
極板 間距離但在極板間加入電介質後測得電容Cx。然後相對介電常數可以用下式計算
εr=Cx/C0
在
標準大氣壓 下,不含二氧化碳的乾燥空氣的
相對電容率 εr=1.00053。因此,用這種電極構形在空氣中的電容Ca來代替C0來測量相對電容率εr時,也有足夠的準確度。(參考GB/T 1409-2006)
對於
時變電磁場 ,物質的介電常數和頻率相關,通常稱為介電係數。
常見溶劑 附常見溶劑的相對介電常數,條件為室溫下,測試頻率為1KHz。
H
2 O (
水 ) 78.5
溫度對介電常數的影響 CH3 OH (甲醇) 32.7
C2 H5 OH (乙醇) 24.5
電介質 氣體
相對介電常數
固體
相對介電常數
水蒸汽 氣態溴 氦 氫 氧 氮 氬 氣態汞 空氣 硫化氫 真空 乙醚 液態二氧化碳 甲醇 乙醇 水 液態氨 液態氦 液態氫 液態氧 液態氮 液態氯 煤油 松節油 苯 油漆 甘油
1.00785 1.0128 1.000074 1.000264 1.00051 1.00058 1.00056 1.00074 1.000585 1.004 1 4.335 1.585 33.7 25.7 81.5 16.2 1.058 1.22 1.465 2.28 1.9 2~4 2.2 2.283 3.5 45.8
固體氨固體醋酸 石蠟 聚苯乙烯 無線電瓷 超高頻瓷 二氧化鋇 橡膠 硬橡膠 紙 乾砂 15%水濕砂(金剛石) 木頭 琥珀 冰 蟲膠(紫膠) 賽璐珞 玻璃 黃磷 硫 碳 雲母 花崗石 大理石 食鹽 氧化鈹 聚氯乙烯
4.01~4.1 2.0~2.3 2.4~2.6 6~6.5 7~8.5 106 2~3 4.3 2.5 2.5 約2~8 2.8 2.8 3~4 3.3 4~11 5~10 4.2 5.5~16.5 6~8 6~8 8.3 6.2 7.5 9 3.1~3.5
相關解釋 "介電常數" 在工具書中的解釋:
1.又稱電容率或
相對電容率 ,表征電介質或絕緣材料電性能的一個重要數據,常用ε表示。它是指在同一
電容器 中用同一物質為電介質和真空時的電容的比值,表示電介質在電場中貯存
靜電能 的相對能力。空氣和CS2的ε值分別為1.0006和2.6左右,而水的ε值較大,10℃時為 83.83。
2.介電常數是物質相對於
真空 來說增加電容器電容能力的度量。介電常數隨分子
偶極矩 和
可極化性 的增大而增大。在化學中,介電常數是溶劑的一個重要性質,它表征溶劑對溶質分子
溶劑化 以及隔開離子的能力。介電常數大的
溶劑 ,有較大隔開離子的能力,同時也具有較強的溶劑化能力。介電常數用ε表示,一些常用溶劑的介電常數見下表:
"介電常數" 在學術文獻中的解釋:
1.介電常數是指物質保持電荷的能力,損耗
因數 是指由於物質的分散程度使能量損失的大小。理想的物質的兩項參數值較小。
其介質常數具有複數形式,
實數 部分稱為介電常數,
虛數 部分稱為損耗因子。通常用損耗角的正切值tanθ(損耗因子與介電常數之比)來表示材料與微波的耦合能力,損耗正切值越大,材料與微波的耦合能力就越強。
介電常數與頻率變化的關係 3.介電常數是指在同一電容器中用某一物質為電介質與該電容器在
真空 中的電容的比值。在高頻線路中信號傳播速度的公式如下:V=K。
4.為簡單起見,後面將相對介電常數均稱為介電常數。反射脈衝信號的強度,與界面的波反射係數和
透射波 的
衰減係數 有關,主要取決於周圍介質與反射體的
電導率 和介電常數。
套用 近十年來,半導體工業界對
低介電常數材料 的研究日益增多,材料的種類也五花八門。然而這些低介電常數材料能夠在積體電路生產工藝中套用的速度卻遠沒有人們想像的那么快。其主要原因是許多低介電常數材料並不能滿足
積體電路工藝 套用的要求。圖2是不同時期半導體工業界預計低介電常數材料在積體電路工藝中套用的前景預測。
低介電常數薄膜機械性質量測結果 早在1997年,人們就認為在2003年,積體電路工藝中將使用的絕緣材料的介電常數(
k值 )將達到1.5。然而隨著時間的推移,這種樂觀的估計被不斷更新。到2003年,國際半導體技術規劃(ITRS 2003[7])給出低介電常數材料在
積體電路 未來幾年的套用,其介電常數範圍已經變成2.7~3.1。
造成人們的預計與現實如此大差異的原因是,在積體電路工藝中,低介電常數材料必須滿足諸多條件,例如:足夠的機械強度(MECHANICAL strength)以支撐多層連線的架構、高楊氏係數(Young's modulus)、高擊穿電壓(breakdown voltage>4MV/cm)、低漏電(leakage current<10-9 at 1MV/cm)、高熱穩定性(thermal stability >450oC)、良好的粘合強度(adhesion strength)、低吸水性(low moisture uptake)、低薄膜應力(low film stress)、高平坦化能力(planarization)、低熱漲係數(coefficient of thermal expansion)以及與化學機械拋光工藝的兼容性(compatibility with CMP process)等等。能夠滿足上述特性的低介電常數材料並不容易獲得。例如,薄膜的介電常數與熱傳導係數往往就呈反比關係。因此,低介電常數材料本身的特性就直接影響到工藝集成的難易度。
在
超大規模積體電路 製造商中,TSMC、 Motorola、AMD以及NEC等許多公司為了開發90nm及其以下技術的研究,先後選用了
套用材料公司 (Applied Materials)的Black Diamond 作為低介電常數材料。該材料採用PE-CVD技術[8] ,與現有積體電路生產工藝完全融合,並且引入BLOk薄膜作為低介電常數材料與金屬間的
隔離層 ,很好的解決了上述提及的諸多問題,是已經用於積體電路商業化生產為數不多的低介電常數材料之一。